-
公开(公告)号：CN105551527B
公开(公告)日：2018-10-09
申请号：CN201410610716.3
申请日：2014-11-03
申请人： 龙芯中科技术有限公司
IPC分类号： G11C29/56
摘要： 本发明提供一种CAM的测试电路、测试方法和装置。该测试电路包括：与图形生成器、比较电路和故障扫描链相连接的测试控制模块，用于启动和控制测试进程，在启动向图形生成器发送启动命令；图形生成器，用于在接收到启动命令时产生测试图形并输出至待测电路；比较电路，用于获取待测电路在图形生成器产生的测试图形的控制下，执行相应的操作后输出的匹配结果，并在判断待测电路输出的匹配结果与预存储的理论结果不一致时检测为故障，反馈给测试控制模块；测试控制模块在接收到比较电路的反馈结果为故障时，通过故障扫描链实时捕获故障信息，在不影响测试进程的情况下，将故障信息进行移位输出，从而缩短测试时间，降低测试成本。
-
公开(公告)号：CN103839590B
公开(公告)日：2016-09-21
申请号：CN201410100910.7
申请日：2014-03-18
申请人： 龙芯中科技术有限公司
摘要： 本发明提供一种存储器时序参数的测量装置、方法及存储器芯片。本发明所提供的存储器时序参数的测量装置包括：扫描链和时钟控制模块；所述扫描链包括设置在存储器所在芯片上的多组扫描触发组，每组扫描触发组分别对应于所述存储器的一个待测端口，所述扫描触发组包括至少一个扫描触发器；多个扫描触发器串联以构成所述扫描触发组，多个扫描触发组串联以构成所述扫描链。本发明可测量获得存储器每个端口所对应的时序参数，其测量精度更高。
-
公开(公告)号：CN103698689B
公开(公告)日：2018-04-24
申请号：CN201310728263.X
申请日：2013-12-25
申请人： 龙芯中科技术有限公司
IPC分类号： G01R31/28
摘要： 本发明提供一种集成电路的老炼方法及老炼装置。其中，所述方法包括：通过联合测试行动小组JTAG接口接收老炼需求信号；根据所述老炼需求信号，采用预设的信号生成规则生成集成电路中的老炼单元进行老炼所需的老炼信号；将所述老炼信号传输至所述集成电路中的老炼单元，以使所述老炼单元根据所述老炼信号，执行所述集成电路的老炼过程。本发明实施例复用了I/O端口测试用的JTAG接口，无需重新设计老炼方案，老炼测试接口的连接更加简单方便，简化了集成电路老炼测试的过程，同时还降低了老炼成本。
-
公开(公告)号：CN103149529B
公开(公告)日：2015-11-25
申请号：CN201310074206.4
申请日：2013-03-08
申请人： 龙芯中科技术有限公司
IPC分类号： G06F11/00
摘要： 本发明公开了一种多核处理器及其测试方法和装置。其中，多核处理器的测试装置包括：主控制模块和多个从控制模块，多个从控制模块依次串联，每个处理器核中均设置有一个从控制模块，每个从控制模块均与主控制模块相连接，其中，主控制模块用于生成使能信号和主测试信号，并向至少一个从控制模块发送使能信号，以及向初始输入端发送主测试信号；多个从控制模块分别生成对所在的处理器核进行测试的从测试信号；接收到使能信号的至少一个从控制模块利用所生成的从测试信号和主测试信号对所在的处理器核进行测试。通过本发明，解决了现有技术中多核处理器的测试方案存在控制逻辑比较复杂的问题，进而达到了简化多核处理器结构的效果。
-
公开(公告)号：CN101839962B
公开(公告)日：2012-06-27
申请号：CN201010153625.3
申请日：2010-04-23
申请人： 龙芯中科技术有限公司
IPC分类号： G01R31/3185
摘要： 本发明为一种处理器芯片频率的筛选方法，包括以下四个步骤：依据物理关键路径覆盖率优化得到用于进行频率筛选的指令级功能测试向量；通过扫描链装置将所述用于频率筛选的指令级功能测试向量写入所述处理器芯片高速缓存中；在自动测试仪器上为所述处理器芯片配置相位锁定环高速时钟，执行所述高速缓存中的指令级功能测试向量进行频率筛选，评定所述处理器芯片的频率档次。还可以包括以下步骤：通过对所述处理器芯片抽样并进行板级功能测试，获得频率偏差，校正并标定所述处理器芯片的最终频率。本发明方法简单，成本低廉，而且结果准确、有效。
-
公开(公告)号：CN110514981A
公开(公告)日：2019-11-29
申请号：CN201810496479.0
申请日：2018-05-22
申请人： 龙芯中科技术有限公司
IPC分类号： G01R31/28
摘要： 本发明实施例提供了一种集成电路的时钟控制方法、装置及集成电路，涉及集成电路技术领域。其中，集成电路包括时钟组，所述时钟组中的每个时钟配置有对应的时钟隔离逻辑模块，该方法包括：依据接收到的扫描使能信号，确定各时钟对应的时钟隔离逻辑模块的测试时钟状态；若所述时钟隔离逻辑模块的测试时钟状态为开启状态，则依据所述时钟隔离逻辑模块接收到的扫描测试时钟，生成测试时钟；依据所述测试时钟进行扫描测试，生成扫描测试向量。本发明实施例解决了扫描测试中跨时钟域潜在的扫描捕获违例问题。
-
公开(公告)号：CN106324476B
公开(公告)日：2019-09-24
申请号：CN201510387089.6
申请日：2015-06-30
申请人： 龙芯中科技术有限公司
IPC分类号： G01R31/28
摘要： 本发明提供一种片上调试和诊断方法、装置及芯片。该方法包括：监测中断触发信息，根据中断触发信息生成停时钟信号、冻结信号和中断触发标志；根据停时钟信号，关闭功能时钟，根据冻结信号，冻结非调试模块端口状态；并在监测到中断触发标志后，记录内部触发器状态和存储器内部状态；当记录完成后，恢复功能时钟。本发明实施例提出的片上调试和诊断方法、装置及芯片使得在芯片运行出错时能够自动关闭功能时钟，暂停处理器运行；同时自动触发调试和诊断功能，从而能够快速准确的获取芯片的内部状态，有效提高芯片的可调试能力，使得故障诊断更加快速，故障定位更加准确。
-
公开(公告)号：CN110118921A
公开(公告)日：2019-08-13
申请号：CN201810122634.2
申请日：2018-02-07
申请人： 龙芯中科技术有限公司
IPC分类号： G01R31/28
摘要： 本发明实施例提供一种集成电路输入端测试装置及集成电路，包括：输出选择单元、功能单元、测试逻辑组合单元以及多个待测试输入态引脚；测试逻辑组合单元和功能单元均包括多个输入端；多个待测试输入态引脚包括至少一个待测试双向引脚和/或至少一个待测试输入引脚；每个待测试输入态引脚分别与逻辑组合单元的一个输入端以及功能单元的一个输入端连接；多个待测试输入态引脚中的待测试双向引脚还与对应的状态选择单元连接；输出选择单元的第一输入端与测试逻辑组合单元的输出端连接，输出选择单元的第二输入端与功能单元的输出端连接；输出选择单元的输出端与输出引脚连接。用于提高集成电路输入端的测试效率。
-
公开(公告)号：CN103913691B
公开(公告)日：2016-08-24
申请号：CN201410158471.5
申请日：2014-04-18
申请人： 龙芯中科技术有限公司
IPC分类号： G06F11/00
摘要： 本发明提供一种跳变时延故障向量生成方法和装置，其中，该方法包括：确定第一使能触发器，所述第一使能触发器用于控制时间例外路径的源端触发器；从随机产生的测试向量中筛选出跳变时延故障向量，所述跳变时延故障向量使得所述第一使能触发器扫描移位结束时的电平值为无效状态。因此在将该跳变时延故障向量用于测试过程中时，不会触发时间例外路径，避免了现有技术中测量结果时而成功时而失败的现象，从而提高了测试准确性和跳变时延故障向量的稳定性，而且不需要如现有技术般在生成跳变时延故障向量的过程中对时间例外路径进行分析，降低了生成跳变时延故障向量的ATPG工具的复杂度。
-
公开(公告)号：CN101692202B
公开(公告)日：2011-12-28
申请号：CN200910093047.6
申请日：2009-09-27
申请人： 龙芯中科技术有限公司
IPC分类号： G06F7/57
摘要： 本发明公开一种64比特浮点乘加器及其浮点运算流水节拍处理方法。该乘加器的第一指数处理单元用于计算浮点乘加和浮点乘法运算时的指数差；第一符号处理单元用于判断浮点乘加运算和浮点乘法运算结果的符号以及是否做有效减法；第二指数处理单元用于对只做加法操作时操作数的指数进行处理；第二符号处理单元用于对只作加法操作时操作数的符号进行处理；指数以及符号选择器用于选择第一指数处理单元和第一符号处理单元的结果，或者选择第二指数处理单元和第二符号处理单元的结果；并判断指数差d，当d＝0、或d＝1、或d＝2、或d＝-1，且做有效减法时，通过CLOSE路径进行运算，否则通过FAR路径进行运算，以此来降低乘加器时延。
-
-
-
-
-
-
-
-
-
搜索结果
25 条记录 (耗时 0.034 秒)
