一种对芯片进行测试的方法和装置

    公开(公告)号:CN118349449A

    公开(公告)日:2024-07-16

    申请号:CN202410455427.4

    申请日:2024-04-16

    IPC分类号: G06F11/36 G01R31/28

    摘要: 本发明提供了一种对芯片进行测试的方法和装置,该方法包括以下步骤:获取自动测试设备的类型;根据预先存储的转换关系,将预设的测试程序转换为所述自动测试设备能够执行的目标程序;利用所述目标程序对芯片进行测试。通过预先存储的转换关系,将预设的测试程序转换为各自动测试设备能够执行的目标程序,从而满足不同类型的自动测试设备的运行格式要求。预设的测试程序具有复用性和移植性,大大降低了芯片测试的开发难度,可以根据需要选择合适的自动测试设备,提高了芯片测试的灵活性和测试效率。

    基于遗传算法的测试稳定性提升方法及系统

    公开(公告)号:CN118068168B

    公开(公告)日:2024-06-28

    申请号:CN202410501266.8

    申请日:2024-04-25

    发明人: 余琨 王玉龙

    IPC分类号: G01R31/28 G06N3/126

    摘要: 本发明涉及半导体制造技术领域,尤其涉及一种基于遗传算法的测试稳定性提升方法及系统,方法包括以下步骤:确定利用探针卡对晶圆进行高低温测试的最少压接次数,并对初始压接顺序进行编码;随机生成若干个初始压接顺序编码作为初始种群;将每次测试压接时探针卡与晶圆的接触情况转化为压接矩阵进行表示,其中,0表示不接触,1表示接触,以相邻的两个压接矩阵之和中零元素的个数最少为优化目标,设定适应度函数;基于适应度函数对初始种群进行遗传操作并进行多次迭代,选择适应度值最小的压接顺序编码作为最优解。通过利用遗传算法来求解多工位并行测试时探针卡与晶圆的测试压接顺序的最优解,提升了晶圆高低温测试的稳定性与良率。

    一种新型的并行测试系统与方法
    3.
    发明公开

    公开(公告)号:CN118068170A

    公开(公告)日:2024-05-24

    申请号:CN202410172570.2

    申请日:2024-02-07

    IPC分类号: G01R31/3183

    摘要: 本发明涉及芯片测试技术领域,具体地说是一种新型的并行测试系统与方法,包括测试控制器、设备搭载系统、数据处理系统、校准系统和多个通过探针卡与设备连接的测试头,本发明通过增加了多套并行的测试头,配合测试控制器对各测试头的高精度同步指令,实现了多个测试步骤的同步进行,极大提高了测试效率,无需额外增加其他部件压力和成本,因此其直接提高了测试的效率,根据测试步骤的时间可设置效率最大化,也间接降低了测试的成本。

    一种基于关系模型的成品芯片测试硬件管理方法

    公开(公告)号:CN116185732A

    公开(公告)日:2023-05-30

    申请号:CN202310053876.1

    申请日:2023-02-03

    IPC分类号: G06F11/22 G06F16/28

    摘要: 本发明涉及芯片测试硬件管理技术领域,具体地说是一种基于关系模型的成品芯片测试硬件管理方法,将硬件信息置于关系模型中,建立数据库,在夹具和板子,板子和机台,机台和程序间建立关系,不同硬件的入库ID具有唯一性,作为集合的键,调用程序时通过UI输入准备使用的夹具板子编号,然后判断库中是否存在这个组合,存在即放行测试,同现有技术相比,本发明利用关系模型来管理硬件信息,更够更直观的显示夹具,板卡,程序,机台之间的联系,在生产过程中可以利用这些信息更好的避免用错硬件的情况发生,规避了生产风险,且关系模型维护方便,不同类目之前的联系更直观,提升了增加或删改信息的效率。

    离线快速检测测试设置准确性的方法

    公开(公告)号:CN111143211B

    公开(公告)日:2023-04-28

    申请号:CN201911345551.0

    申请日:2019-12-24

    IPC分类号: G06F11/36

    摘要: 本发明涉及一种离线快速检测测试设置准确性的方法,从集成电路测试时用于承载待测晶圆的设备中的测试参数信息提取出,自动处理后生成一份虚拟的晶圆分布图,作为虚拟测试步骤测试标准,对测试工程师人为编写的与测试机同步的文件,进行离线模拟运行验证,既可以保证文件的准确性,又可以不用线上验证,避免占用测试机资源,影响产能,也能规避验证中容易出现的测试事故。

    集成电路测试设备机时管理系统

    公开(公告)号:CN110083497B

    公开(公告)日:2023-01-31

    申请号:CN201910327541.8

    申请日:2019-04-23

    IPC分类号: G06F11/22 G01R31/28

    摘要: 本发明涉及一种集成电路测试设备机时管理系统,包括机时申请模块、机时调度模块、综合信息显示模块、后台数据库,所述机时申请模块、机时调度模块、综合信息显示模块分别经服务器电连接数据库,多个ATE客户端与服务器双向信号传递连接,所述机时申请模块,支持不同类型的用户进行机时申请,由申请人提供所申请ATE类型及配置要求、具体参数要求以及期望使用的时间段,多个申请方的需求信息由后台数据库汇总给机时调度模块,与当前现有测试设备进行自动匹配;所述机时调度模块,实现机时智能安排调度管理,在后台数据库中提取与需求ATE类型及配置、及其参数要求、使用时间段相匹配的机时,按匹配度排序自动列出给机时调度管理员以供选择。

    射频开关电路的测试电路
    7.
    发明公开

    公开(公告)号:CN114414990A

    公开(公告)日:2022-04-29

    申请号:CN202210050362.6

    申请日:2022-01-17

    IPC分类号: G01R31/28

    摘要: 本发明提供了一种射频开关电路的测试电路,包括:晶体滤波器,用于将所述方波信号转换成第一正弦波信号,并将所述第一正弦波信号提供给射频开关电路,所述射频开关电路根据所述第一正弦波信号输出第二正弦波信号;所述数字板卡还用于接收所述第二正弦波信号,并根据所述第一正弦波信号和所述第二正弦波信号获得所述射频开关电路的损耗。本发明采用的数字板卡便宜,晶体滤波器也比射频板卡便宜,可以节省成本的同时,工厂有能力拥有多个数字板卡和晶体滤波器,使得可以同时测试多个射频开关电路,提高产能。

    探针板卡、探针测试系统以及探针测试方法

    公开(公告)号:CN114384287A

    公开(公告)日:2022-04-22

    申请号:CN202210049198.7

    申请日:2022-01-17

    IPC分类号: G01R1/073

    摘要: 一种探针板卡、探针测试系统以及探针测试方法,所述探针板卡包括:电路板,呈平板状;多个针板,分别通过多个可伸缩柱体连接在所述电路板的一侧,所述多个针板中的每一个远离所述电路板的一侧设置有至少一根探针,所述探针沿基本上垂直于所述电路板的方向延伸;以及微控制器,设置在电路板上,配置为控制所述多个可伸缩柱体在垂直于所述电路板的方向上伸缩,使得所述多个针板在垂直于所述电路板的方向上可移动。

    探针测试机台及测试系统、更换探针板卡的方法

    公开(公告)号:CN114325006A

    公开(公告)日:2022-04-12

    申请号:CN202210009562.7

    申请日:2022-01-05

    IPC分类号: G01R1/073

    摘要: 一种探针测试机台及测试系统、更换探针板卡的方法,所述探针测试机台包括:测试腔;承载台,设置在测试腔中,配置为承载待测晶圆;第一探针板卡容置腔,与所述测试腔相邻而设置,配置为容置第一探针板卡;第二探针板卡容置腔,与所述测试腔相邻而设置中,配置为容置第二探针板卡;第一调温装置,设置在所述第一探针板卡容置腔,配置为调节所述第一探针板卡容置腔的温度;第二调温装置,设置在所述第二探针板卡容置腔中,配置为调节所述第二探针板卡容置腔的温度;以及第三调温装置,设置在所述测试腔中,配置为调整测试腔中的温度。

    一种芯片筛选测试的方法
    10.
    发明公开

    公开(公告)号:CN114264930A

    公开(公告)日:2022-04-01

    申请号:CN202111523044.9

    申请日:2021-12-13

    IPC分类号: G01R31/28 G01R27/02

    摘要: 本发明提供了一种芯片筛选测试的方法,包括:建立芯片测试的智能学习模型;将每个所述芯片的待测试参数进行分类,并将所述待测试参数按照分类号依次排列;按照排列好的顺序依次测试所述待测试参数,将测试结果使用智能学习模型进行处理,预测各个待测试参数失效的概率,将概率最大的待测试参数的分类号提到排列顺序的前列,以使得概率最大的待测试参数优先测试。本发明通过智能学习模型将目前已经测试的待测试参数的测试结果经过处理输出待测试参数的失效率,将失效率大的测试参数提到前列,在之后的测试过程中优先测试,可以减少芯片的测试时间,提高芯片的测试效率。