掩模版图案修正方法、装置、计算机设备及可读存储介质

    公开(公告)号:CN112433442B

    公开(公告)日:2024-06-21

    申请号:CN202011399617.7

    申请日:2020-12-01

    IPC分类号: G03F1/36 G03F1/72 G03F7/20

    摘要: 本申请提供一种掩模版图案修正方法、装置、计算机设备及可读存储介质,涉及半导体制程技术领域。本申请通过对待修正掩模版图案中各掩模图案降序地进行对称性能排序,并依次针对得到的图案排序结果中每个图案次序,确定该图案次序处的校验掩模版图案以及包括该图案次序及其以前的掩模图案的漂移校准图案。接着,根据该漂移校准图案在该校验掩模版图案的真实曝光图形轮廓及仿真曝光图形轮廓中的轮廓分布状况,对该真实曝光图形轮廓进行漂移补偿后构建OPC模型,并通过构建的模型输出下一图案次序处的校验掩模版图案,从而实现步进式建模并在每次建模时通过轮廓漂移补偿提升图案矫正精准度,确保最终输出的目标掩模版图案能够达到预期曝光效果。

    一种研磨平台的振动监测系统及振动监测方法

    公开(公告)号:CN113970370B

    公开(公告)日:2024-02-02

    申请号:CN202010722645.1

    申请日:2020-07-24

    发明人: 叶顺成

    IPC分类号: G01H17/00

    摘要: 本申请公开了一种研磨平台的振动监测系统及振动监测方法,其中,所述研磨平台的振动检测系统在皮带的传送面两侧分别设置第一监测模块和第二监测模块,并利用第一监测模块向所述皮带的传送面发送监测信号,利用所述第二监测模块接收除被所述皮带遮挡的监测信号外剩余的监测信号,并根据接收到的监测信号监测所述皮带的异常状态,实现对研磨平台的工作状态的监测,为判断研磨平台的工作状态是否异常奠定了基础,解决了现有技术中由于皮带的异常振动而导致研磨平台对晶圆的异常研磨的问题,避免了因此问题而导致的晶圆破损或晶圆制程不良。(56)对比文件TW 402756 B,2000.08.21王广丰;许洪强;熊永超;潘宏歌;钟海娜.钢绳芯输送带纵向撕裂监测系统的研究.矿山机械.2005,(12),全文.谢求泉 .单面铜盘研磨机的运动与动力分析. 硕士电子期刊出版工程科技Ⅰ辑.2020,全文.He Qing.Realization of PolishingUniformity in Megasonic VibrationAssisted Chemical MechanicalPolishing.NANOTECHNOLOGY AND PRECISIONENGINEERING.2017,全文.

    鳍式场效应管及其制作方法

    公开(公告)号:CN112802898B

    公开(公告)日:2023-05-23

    申请号:CN202011622847.5

    申请日:2020-12-31

    摘要: 本发明公开了一种鳍式场效应管输入输出器件及其制作方法,所述鳍式场效应管输入输出器件包括:半导体衬底,具有第一表面,第一表面包括多个器件区;位于器件区表面上的多个鳍形结构;同一器件区表面上的鳍形结构的掺杂浓度相同;位于半导体衬底具有所述鳍形结构一侧表面的浅沟道隔离层,浅沟道隔离层的厚度低于鳍形结构的高度,浅沟道隔离层上方的鳍形结构表面上具有预设厚度的栅极介电层;设置在栅极介电层表面的栅极,栅极与器件区一一对应设置,所述栅极相互绝缘;至少两个所述栅极的金属功函数不同,和/或,至少两个所述器件区表面上的所述鳍形结构的掺杂浓度不同。本技术方案为鳍式场效应管输入输出器件具有多种阈值电压的设计。

    一种硅控整流器和静电放电保护器件

    公开(公告)号:CN112397505B

    公开(公告)日:2023-04-14

    申请号:CN202011275296.X

    申请日:2020-11-12

    发明人: 陳秉睿

    IPC分类号: H01L27/082 H01L27/02

    摘要: 本发明提供一种硅控整流器和静电放电保护器件,涉及半导体技术领域,可以在SCR导通时,电流路径为第三掺杂区至第二阱区,由于第一阱区至第二阱区的崩溃电压大于第三掺杂区至第二阱区的崩溃电压,故,可以有效的降低SCR的导通电压Vt1。同时,由于只将第一掺杂区作为电流输入端的电压VDD,且隔离层在鳍体的竖向的两侧形成隔离,第二掺杂区则在第一掺杂区的右侧完全挡住第一掺杂区,在整个电流路径中,由第一掺杂区和第二掺杂区形成一个逆偏的二极体,故,在整个SCR导通后,其维持电压多了一个逆偏二极体的崩溃电压,因此也就提高了整个SCR的维持电压,可以有效改善闩锁问题。

    鳍式场效应管制程中变容二极管及其制作方法

    公开(公告)号:CN112786704B

    公开(公告)日:2023-04-07

    申请号:CN202011622882.7

    申请日:2020-12-31

    摘要: 本发明公开了一种鳍式场效应管制程中变容二极管(Varactor)及其制作方法,可以设置多个阱区,每个阱区上方对应设置鳍形结构、浅沟道隔离层以及栅极,且设置各个阱区所对应的栅极的金属功函数不完全相同,不同金属功函数的栅极与其所对应的阱区以及栅极介电层形成不同的变容二极管;还可以设置P型金属功函数层作为栅极,该栅极与P型掺杂的阱区和栅极介电层形成变容二极管,相对于传统的N型金属功函数层制备的栅极与阱区以及栅极介电层形成单一变容二极管的方案,本发明技术方案在同一器件中形成了多种的变容二极管,可以基于电路设计的需求选择所需的变容二极管。

    一种晶体管及其制作方法

    公开(公告)号:CN113066725B

    公开(公告)日:2023-03-28

    申请号:CN202110286665.3

    申请日:2021-03-17

    发明人: 詹智颖

    摘要: 本发明提供了一种晶体管及其制作方法,该制作方法包括:提供一隔绝层;在隔绝层上形成半导体层;在半导体层背离隔绝层的一侧形成阻挡层,所述阻挡层覆盖所述半导体层的隔绝区域;对所述半导体层的其它区域进行掺杂处理形成源极和漏极,所述隔绝区域位于所述源极和所述漏极之间;在所述阻挡层的侧壁形成掩膜层,所述掩膜层覆盖所述源极的部分区域,以及所述漏极的部分区域;进行刻蚀处理以刻蚀掉未被所述掩膜层覆盖的源极区域和漏极区域。通过对源极和漏极区域进行刻蚀处理,在缩小源极和漏极尺寸的情况下,实现了一种更小尺寸更高集成度的晶体管架构。与曝光技术的制作方法相比较而言,在工艺简单的前提下,还可以实现更小尺寸的源极和漏极。

    一种建模方法
    7.
    发明授权

    公开(公告)号:CN112541205B

    公开(公告)日:2022-12-30

    申请号:CN202011389935.5

    申请日:2020-12-01

    IPC分类号: G06F30/10 G06F30/20

    摘要: 本发明提供了一种建模方法,包括:获取预设量测图形;在所述预设量测图形的周边设计对准图形,形成具有对准功能的中间量测图形;基于所述中间量测图形进行仿真;获取仿真后图形影像上的轮廓图形;基于所述轮廓图形和所述中间量测图形上的对准图形进行漂移校准;基于校准结果对所述预设量测图形进行模型修正,得到目标建模图形。该建模方法通过在预设量测图形的周边设计对准图形,基于该对准图形进行漂移校准,进而对预设量测图形进行模型修正得到目标建模图形,解决了现有技术中存在漂移的问题。

    衬底浓度确定方法、装置、计算机设备及可读存储介质

    公开(公告)号:CN112366148B

    公开(公告)日:2022-09-06

    申请号:CN202011388511.7

    申请日:2020-12-01

    发明人: 王群雄 叶俊麟

    IPC分类号: H01L21/66

    摘要: 本申请提供一种衬底浓度确定方法、装置、计算机设备及可读存储介质,涉及半导体制程技术领域。本申请通过获取不同衬底掺杂浓度的待测芯片组各自在电容相同的测试键处量测到的电容量测值,并针对每个待测芯片组,根据该待测芯片组内具有相同衬底掺杂浓度的多个待测芯片各自的电容量测值,计算该待测芯片组的电容量测差异度,而后根据不同衬底掺杂浓度的待测芯片组各自的电容量测差异度,确定待测芯片的衬底掺杂浓度与电容量测差异度之间的特性对应关系,从而根据特性对应关系确定出待测芯片的与最小电容量测差异度对应的最佳衬底掺杂浓度,以通过最佳衬底掺杂浓度最大幅度地降低对电气特性量测结果的影响,提升电气特性量测精准度及稳定性。

    一种半导体器件及其制作方法

    公开(公告)号:CN113764271A

    公开(公告)日:2021-12-07

    申请号:CN202010484598.1

    申请日:2020-06-01

    发明人: 游咏晞 吴钧儒

    IPC分类号: H01L21/336 H01L29/78

    摘要: 本申请提供一种半导体器件及其制作方法,所述半导体器件制作方法中,在形成金属接触层时,先形成第一阻挡层,然后对第一阻挡层刻蚀,去掉底部,然后再形成钛金属层和第二阻挡层,钛金属层与硅锗材料同样形成钛硅化合物、钛锗化合物和钛硅锗化合物,但是,由于第一阻挡层形成了阻挡侧壁,使得形成的化合物无法扩散至孔壁外侧,因此,阻断了钛锗化合物受到挤压,向外扩散的路径,也即,阻断了电流沿扩散路径产生漏电的路径,从而避免了晶体管的接触层制作过程中产生的漏电流问题。

    芯片电镀系统及芯片电镀控制方法

    公开(公告)号:CN112813482B

    公开(公告)日:2021-11-02

    申请号:CN202011615619.5

    申请日:2020-12-30

    发明人: 林英乔

    摘要: 本申请提供一种芯片电镀系统及芯片电镀控制方法,涉及集成电路制造技术领域。本申请通过盛液装置的容置槽盛放电镀液,并在容置槽内设置板面与槽底表面平行的推板,安装在盛液装置上的气压缸通过传动杆与推板连接,由气压缸带动推板在电镀液内移动以调节电镀液面高度。本申请通过芯片夹持设备夹持着待镀芯片朝向容置槽的槽底移动,而后由与气压缸及芯片夹持设备分别电性连接的控制设备,对气压缸及芯片夹持设备各自的工作状态进行控制,使气压缸与芯片夹持设备相互配合地将待镀芯片浸入电镀液中,并针对芯片表面附着的气泡施加相向的两股压力,增强气泡排挤力度,从而尽可能地降低电镀浸液过程中芯片表面的空气残留,改善电镀铜坑缺陷。