-
公开(公告)号:CN108804351A
公开(公告)日:2018-11-13
申请号:CN201810543571.8
申请日:2018-05-30
申请人: 郑州云海信息技术有限公司
IPC分类号: G06F12/128
CPC分类号: G06F12/128
摘要: 本发明公开了一种缓存置换方法以及装置,用于降低云存储网关的平均响应时间。本发明方法包括:当本地磁盘的使用率大于第一预设阈值时,对本地磁盘中的文件根据对应的用户节点的热度信息按照从高到低的顺序进行排序,得到文件热度排序;在文件热度排序中确定排序最后的预置数目个文件为非热度文件;将非热度文件移除本地磁盘。
-
公开(公告)号:CN108351832A
公开(公告)日:2018-07-31
申请号:CN201680065411.6
申请日:2016-11-07
申请人: 国际商业机器公司
IPC分类号: G06F12/0802
CPC分类号: G06F12/0895 , G06F3/0619 , G06F3/065 , G06F3/0665 , G06F3/0689 , G06F12/0806 , G06F12/0868 , G06F12/0891 , G06F12/0893 , G06F12/12 , G06F12/122 , G06F12/123 , G06F12/128 , G06F13/28 , G06F13/4022 , G06F13/4282 , G06F2212/222 , G06F2212/604 , G06F2212/6042 , G06F2212/621 , G06F2212/69
摘要: 提供了用于实现增强存储适配器写入高速缓存管理的方法和控制器,以及主体控制器电路驻留在其上的设计结构。该控制器包括硬件写入高速缓存引擎,实现用于存储写入高速缓存管理的硬件加速。该控制器以最少的或不需要固件参与的方式管理写入高速缓存数据和元数据,大大提高了性能。
-
公开(公告)号:CN107622022A
公开(公告)日:2018-01-23
申请号:CN201710569331.0
申请日:2017-07-13
申请人: 希捷科技有限公司
发明人: S·雅恩亚武拉·文卡塔 , M·A·盖特纳 , J·G·巴克曼
IPC分类号: G06F12/0871 , G06F12/0897 , G06F3/06
CPC分类号: G06F12/128 , G06F3/0616 , G06F3/0656 , G06F3/0659 , G06F3/068 , G06F12/0253 , G06F12/0866 , G06F12/0871 , G06F12/0893 , G06F12/0897 , G06F12/121 , G06F2212/1016 , G06F2212/202 , G06F2212/702
摘要: 本发明题为:“数据存储设备中的高速缓存超量配置”。本申请涉及数据存储设备中的高速缓存超量配置。本文所公开的混合数据存储设备包括主数据存储库、一个或多个数据存储高速缓存和数据存储高速缓存管理子系统。所述数据存储高速缓存可以被划分为超量配置部分和通告空间部分。当所述数据存储高速缓存管理子系统接收到写入请求时,所述数据存储高速缓存上对应于所述超量配置部分的数据群集被标记为待定逐出而不会被实际逐出,从而增加有效容量并减少所述数据存储高速缓存的写入放大。
-
公开(公告)号:CN107408021A
公开(公告)日:2017-11-28
申请号:CN201680018780.X
申请日:2016-02-26
申请人: 英特尔公司
发明人: R.G.布兰肯希普
IPC分类号: G06F3/06 , G06F12/0802
CPC分类号: G06F3/061 , G06F3/0604 , G06F3/065 , G06F3/0671 , G06F12/0802 , G06F12/0808 , G06F12/0824 , G06F12/12 , G06F12/128 , G06F13/1673 , G06F2212/60 , G06F2212/622
摘要: 通过链路接收请求存储器中的特定行的请求。在存储器中识别目录状态记录,该目录状态记录识别该特定行的目录状态。根据该请求来识别请求类型。基于该特定行的目录状态和请求类型来确定该特定行的目录状态要从特定状态改为新状态。响应于该请求的接收,改变目录状态记录以反映新状态。响应于该请求而发送该特定行的副本。
-
公开(公告)号:CN104503923B
公开(公告)日:2017-08-11
申请号:CN201410674375.6
申请日:2014-11-21
申请人: 华中科技大学
IPC分类号: G06F12/0866 , G06F3/06
CPC分类号: G06F11/1088 , G06F11/2058 , G06F12/0871 , G06F12/122 , G06F12/123 , G06F12/128 , G06F2201/855 , G06F2212/1016 , G06F2212/1032 , G06F2212/604 , G06F2212/69
摘要: 本发明公开了一种非对称磁盘阵列高速缓存调度方法,属于计算机存储技术领域。本发明通过选择不参与重构的盘作为牺牲盘,减少该牺牲盘的缓存大小,并相应增加参与重构磁盘的缓存的大小,减少了对于失效盘以及参与重构盘的I/O请求次数,加速了失效盘的重构速度,减少了用户的I/O响应时间,提高了存储系统的可用性、可靠性及系统的性能。
-
公开(公告)号:CN105701031A
公开(公告)日:2016-06-22
申请号:CN201510795138.X
申请日:2015-11-18
申请人: 上海兆芯集成电路有限公司
发明人: 道格拉斯·R·瑞德
IPC分类号: G06F12/0862 , G06F12/0893
CPC分类号: G06F12/023 , G06F12/0804 , G06F12/0846 , G06F12/0864 , G06F12/123 , G06F12/128 , G06F2212/1021 , G06F2212/282 , G06F2212/601 , G06F2212/6046 , Y02D10/13 , G06F12/0862 , G06F12/0893
摘要: 一种高速缓存存储器具有一个2^N组的数组而每一组具有多个卷标且每一卷标为X比特以及2^W路。一个输入端接收一个为Q比特的内存地址[(Q-1):0],其具有卷标内存地址[(Q-1):(Q-X)]以及索引内存地址[(Q-X-1):J]。Q是至少为(N+J+X-1)的整数。组选取逻辑使用索引以及卷标的最低有效比特选取一个组,比较逻辑把卷标中除了最低有效比特之外的所有比特对照于所选取组中的每一卷标中除了最低有效比特之外的所有比特,并且若对照结果为匹配则标示为命中,若反之,则当操作在第一模式之下的时候分配逻辑分配至所选取组的任一2^W路,且当操作在第二模式之下的时候分配至所选取组的2^W路的一个子组。所述的子组由卷标的比特限定。
-
公开(公告)号:CN105446909A
公开(公告)日:2016-03-30
申请号:CN201410437031.3
申请日:2014-08-29
申请人: 国际商业机器公司
CPC分类号: G06F12/128 , G06F12/0808 , G06F12/0891 , G06F12/12 , G06F16/00 , G06F16/9574 , G06F2212/1044 , G06F2212/604 , G06F2212/621
摘要: 本公开内容涉及用于缓存管理的方法和系统。本发明的一个实施例提供一种缓存管理方法,包括:响应于缓存条目被创建,确定所述缓存条目的类别;确定与所述类别相关联的失效事件的预计时间点,所述失效事件的发生将导致所述类别的缓存条目失效;以及基于所述预计时间点,设置所述缓存条目的有效周期。还描述了相应的系统。
-
公开(公告)号:CN102693187B
公开(公告)日:2016-03-30
申请号:CN201210029539.0
申请日:2008-01-30
申请人: 高通股份有限公司
发明人: 托马斯·菲利普·施派尔 , 詹姆斯·诺里斯·迪芬德尔费尔 , 托马斯·安德鲁·萨托里乌斯
IPC分类号: G06F12/0897 , G06F12/128
CPC分类号: G06F12/0897 , G06F12/0804 , G06F12/128 , G06F2212/1028 , Y02D10/13
摘要: 本发明涉及用以减少多级高速缓冲存储器层级中的掷出的设备和方法。当确定经移位的线已被分配在较高级中时,防止将所述经移位高速缓冲存储器线分配在下一级高速缓冲存储器中,因此减少掷出。为此,选择将要在较低级高速缓冲存储器中移位的线。识别与所述选定线相关联的信息,其指示所述选定线存在于较高级高速缓冲存储器中。基于所述识别的信息来防止将所述选定线分配在所述较高级高速缓冲存储器中。防止分配所述选定线节约了将与所述分配相关联的功率。
-
公开(公告)号:CN105094686A
公开(公告)日:2015-11-25
申请号:CN201410193960.4
申请日:2014-05-09
申请人: 华为技术有限公司 , 中国科学院计算技术研究所
CPC分类号: G06F12/0868 , G06F3/061 , G06F3/0619 , G06F3/0631 , G06F3/065 , G06F3/068 , G06F3/0685 , G06F12/08 , G06F12/122 , G06F12/128 , G06F2212/604
摘要: 本发明实施例提供一种数据缓存方法、缓存和计算机系统。本发明实施例中,Cache在访问请求不命中需要确定待替换的Cache line时,不仅需要考虑Cache line的历史访问频率,还要考虑Cache line对应的内存类型,从而可以优先替换与DRAM内存类型对应的Cache line,减少Cache对存储于DRAM的数据的缓存量,从而使得Cache能够提高对存储于NVM中的数据的缓存量,使得针对存储于NVM中的数据的访问请求尽可能的在Cache中能够找到相应的数据,从而减少了从NVM中读取数据的情形,减少了从NVM中读取数据的延迟,有效的提高访问效率。
-
公开(公告)号:CN104090849A
公开(公告)日:2014-10-08
申请号:CN201410198467.1
申请日:2014-03-14
申请人: 英特尔公司
CPC分类号: G06T1/60 , G06F9/485 , G06F12/1009 , G06F12/128 , G06T1/20
摘要: 本申请提供了用于图形处理单元的存储器映射。在这里描述了一种电子设备。该电子设备可以包括页面遍历器模块,用来接收图形处理单元(GPU)的页面请求。页面遍历器模块可以检测与页面请求相关联的页面错误。该电子设备可以包括至少部分地包含硬件逻辑单元的控制器。控制器监视具有页面错误的页面请求的执行。控制器基于与页面请求相关联的因素,来确定是暂停与具有页面错误的页面请求相关联的工作项在GPU处执行,还是继续该工作项的执行。
-
-
-
-
-
-
-
-
-