-
公开(公告)号:CN118885114A
公开(公告)日:2024-11-01
申请号:CN202410919576.1
申请日:2019-04-23
申请人: 美光科技公司
IPC分类号: G06F3/06 , G06F12/0802
摘要: 本申请涉及在存储器系统中分配可变媒体类型的存储器装置。一种方法包含接收包含一组存储器装置的存储器系统的操作模式的指示。所述一组存储器装置的第一存储器装置包含具有第一媒体类型的第一媒体,且所述一组存储器装置的第二存储器装置包含具有不同于所述第一媒体类型的第二媒体类型的第二媒体。所述方法还包含由处理装置基于所述存储器系统的所述操作模式分配所述第一存储器装置的第一部分及第二部分。所述方法还包含基于所述存储器系统的所述操作模式将数据存储于所述第一存储器装置的所述第一部分、所述第一存储器装置的所述第二部分或所述第二存储器装置处。
-
公开(公告)号:CN118820130A
公开(公告)日:2024-10-22
申请号:CN202410750024.2
申请日:2024-06-11
申请人: 爱芯元智半导体股份有限公司
发明人: 方天琪
IPC分类号: G06F12/0802
摘要: 本申请提供了一种基于缓存存储器处理数据的装置、方法、设备及存储介质,装置包括:顺次电连接的地址模块、比较模块以及读取模块,读取模块还分别与随机存储器以及缓存存储器电连接,缓存存储器设有多个缓存区域,每个缓存区域设有地址标签;地址模块,用于获取索引,根据索引生成目标地址;目标地址包括目标高位以及目标低位;比较模块,用于获取目标地址的目标高位,将目标高位与每个缓存区域的地址标签进行比对,将地址标签与目标高位匹配的缓存区域作为目标缓存区域;读取模块,用于从目标缓存区域中读取目标低位对应的缓存数据,得到目标数据。本申请的技术方案,能够提高数据的输出效率。
-
公开(公告)号:CN113934651B
公开(公告)日:2024-10-18
申请号:CN202110771239.9
申请日:2021-07-08
申请人: 美光科技公司
发明人: D·A·罗伯茨
IPC分类号: G06F12/0802
摘要: 本申请涉及自适应地址跟踪。所描述的设备和方法跟踪与相应地址范围内的活动有关的存取元数据。所述存取元数据可用于通知所述相应地址范围内的预取操作。所述预取操作可涉及从覆盖所述相应范围的存取元数据导出存取模式。然而,对于精确模式检测,合适的地址范围大小在地址空间的不同区域之间可能会有很大的差异,尤其是基于由利用所述区域的程序产生的工作负载。有利地,所描述的设备和方法可以调适由所述存取元数据覆盖的所述地址范围,以提高预取性能。数据结构可用于管理其中跟踪存取元数据的所述地址范围。所述地址范围可适于通过在所述数据结构内实现的低开销操作来提高预取性能。所述数据结构可以对层次关系进行编码,以确保产生的地址范围是不同的。
-
公开(公告)号:CN118535098A
公开(公告)日:2024-08-23
申请号:CN202410703057.1
申请日:2024-05-31
申请人: 苏州元脑智能科技有限公司
IPC分类号: G06F3/06 , G06F12/0802
摘要: 本发明涉及数据处理技术领域,公开了数据恢复方法、装置、计算机设备以及存储介质,其中,该方法包括:在监测到固态硬盘处于目标状态时,在固态硬盘中获取逻辑块地址LBA信息,其中,目标状态用于指示固态硬盘无法响应针对自身的数据管理指令,LBA信息用于指示固态硬盘中缓存的用户数据的逻辑地址;将LBA信息刷写到闪存中;在固态硬盘处于非目标状态时,将LBA信息恢复至固态硬盘中,以根据LBA信息对固态硬盘中的用户数据进行标记。本发明可以对可靠性较低的目标数据进行标记操作,提高了数据恢复结果的整体可靠性,进而提高了用户的使用体验。
-
公开(公告)号:CN118377624A
公开(公告)日:2024-07-23
申请号:CN202410813596.0
申请日:2024-06-21
申请人: 中国电信股份有限公司 , 中国电信股份有限公司技术创新中心
IPC分类号: G06F9/50 , G06F12/0802
摘要: 本公开提供了一种内存数据管理方法、系统及相关设备,涉及计算机技术领域。该方法包括:获取内存申请任务的任务信息,其中,内存申请任务用于申请访问内存数据的内存空间;将内存申请任务的任务信息输入至预先训练好的内存访问预测模型中,输出为内存申请任务分配的内存空间,以存储内存申请任务所申请访问的内存数据,其中,内存空间包括:内存和/或缓存。本公开内存访问预测模型输出为内存申请任务分配的内存空间,根据内存访问预测模型的输出,系统可以将数据存储在最适合的内存层次中,如将频繁访问的数据存储在缓存中,以实现更快的内存数据访问速度,提高了内存资源利用率,降低系统成本。
-
公开(公告)号:CN112948280B
公开(公告)日:2024-07-16
申请号:CN202011178478.5
申请日:2020-10-29
申请人: 三星电子株式会社
IPC分类号: G06F12/02 , G06F12/0802 , G06F12/0882 , G06F12/1009
摘要: 提供了一种存储装置及操作其的方法和管理存储装置中的数据的方法。所述存储装置包括多个非易失性存储器芯片,每个非易失性存储器芯片包括多个页。从外部主机装置接收第一数据对象。第一数据对象具有不固定的大小,并且对应于作为单个地址的第一逻辑地址。基于确定不可将第一数据存储在所述多个页中的单个页中,基于至少一个选择参数来设置用于第一数据对象的缓冲策略。在对第一数据对象的第一逻辑地址和存储有第一数据对象的页的第一物理地址进行映射的同时,存储第一缓冲方向与映射结果,第一缓冲方向表示用于第一数据对象的缓冲策略。
-
公开(公告)号:CN118277222A
公开(公告)日:2024-07-02
申请号:CN202410476640.3
申请日:2024-04-19
申请人: 华南理工大学
IPC分类号: G06F11/34 , G06F12/0802 , G06N7/01
摘要: 本发明涉及一种智能缓存淘汰领域,具体涉及基于贝叶斯网络预测的Raid卡智能缓存淘汰方法及装置,该方法收集Raid卡的数据访问记录;分析收集的Raid卡的数据访问记录,根据分析结果确定Raid卡的访问数据块的多维特征;对Raid卡的访问数据块的多维特征进行预处理操作;使用访问数据块的多维特征训练贝叶斯网络,构建贝叶斯网络预测模型;根据各个访问数据块的多维特征,通过贝叶斯网络预测模型输出各个数据块在未来的访问概率,根据各个数据块在未来的访问概率进行缓存淘汰决策,输出淘汰决策列表。本发明通过构建基贝叶斯网络预测模型,周期性更新基贝叶斯网络预测模型,可以显著提高缓存的命中率,减少延迟,以及优化Raid卡的整体存储系统的性能和效率。
-
公开(公告)号:CN112115068B
公开(公告)日:2024-07-02
申请号:CN201911114737.5
申请日:2019-11-14
申请人: 慧荣科技股份有限公司
发明人: 许哲玮
IPC分类号: G06F12/02 , G06F12/0802 , G06F3/06 , G06F11/10
摘要: 本发明提出一种多命名空间的数据存取方法,由控制器执行,包含:从主机取得主机写入命令,和指示写入的关联于一个或多个逻辑区块地址的用户数据和元数据;以及分别写入用户数据和元数据至逻辑单元号的区段中的用户数据部分和元数据部分,其中,元数据为描述用户数据的数据,以及元数据部分的长度为装置端支持的多个逻辑区块地址格式中的最大元数据长度。通过地址转换电路将闪存转换层存取发出的存储器地址转换到关联物理资源集合的分配空间中的相对地址,能够减少多个闪存转换层的设计架构下消耗的软硬件资源。通过将LUN中所有区段的元数据部分的长度默认为所有LBA格式中最大元数据长度,可兼容所有的LBA格式。
-
公开(公告)号:CN118170694A
公开(公告)日:2024-06-11
申请号:CN202410600424.5
申请日:2024-05-15
申请人: 剑博微电子(南京)有限公司
摘要: 本申请涉及存储器技术领域,特别涉及一种存储器的读取方法、装置、设备及介质,本申请通过存储器的内存插槽数量特征信息和内存模块规格特征信息来获取内存容量数据,通过存储器的地址线位数和物理地址位数获取内存地址范围数据,并根据内存地址范围数据计算节点数量,通过地址线位数和物理地址位数可以确定内存地址范围,减少内存访问时的寻址时间,进而可以提高存储器的读取速度,根据存储器的响应时间、内存带宽和内存容量数据计算数据总线位宽数,根据节点数量和数据总线位宽数对存储器进行调节,以提高该存储器的读取速度,通过调整数据总线位宽数以支持节点数量,可以更好地实现并行处理,提高并行处理的效率。
-
公开(公告)号:CN118114312A
公开(公告)日:2024-05-31
申请号:CN202311480778.2
申请日:2023-11-08
申请人: 熵码科技股份有限公司
IPC分类号: G06F21/72 , G06F21/45 , G06F12/0802 , G06F12/0875 , G06F12/0895
摘要: 本发明公开了一种用来在高速缓存缺失事件中进行存储在存储装置中的加密指令以及黄金标记的带有对应数据的认证加密(简称AEAD)运作的设备以及方法。所述设备包含总线控制电路、块缓冲器、标记缓冲器以及AEAD电路。所述总线控制电路自高速缓存接收读取地址以自所述存储装置读取所述加密指令以及所述黄金标记。所述块缓冲器自所述总线控制电路接收并存储所述加密指令,其中所述块缓冲器的大小被预设为一条高速缓存线的大小的N倍。所述标记缓冲器自所述总线控制电路接收并存储所述黄金标记。所述AEAD电路对所述加密指令以及所述黄金标记进行所述AEAD运作以检查所述加密指令是否被窜改。本发明预设块缓冲器的大小,藉由硬件实施来达到即时进行AEAD运作的目标。
-
-
-
-
-
-
-
-
-