一种高速处理板系统
    1.
    发明公开

    公开(公告)号:CN106294275A

    公开(公告)日:2017-01-04

    申请号:CN201610606456.1

    申请日:2016-07-29

    IPC分类号: G06F15/173

    CPC分类号: G06F15/17375

    摘要: 本发明公开了一种高速处理板系统,包括外壳,所述外壳内设置有电源模块、DSP模块、时钟模块、FPGA模块、时钟模块和接口模块,电源模块为其它各模块供电,时钟模块为DSP模块提供时钟信号,DSP模块包括5块DSP芯片,分别为DSP0、DSP1、DSP2、DSP3和DSP4,DSP芯片的JTAG信号经插座引出至外壳的前面板,各DSP芯片之间通过Link口成环形连接,LINK口传输以4bit模式,DSP芯片之间通信的Link口传输速率等于或大于125 Mb /S。FPGA模块与DSP芯片之间连接的Link口传输速率等于或大于20Mb /S,DSP芯片的内核时钟均为600MHz。本发明主要由5块DSP芯片和大容量的FPGA模块构成,FPGA模块通过Link口向DSP芯片传送数据,具有处理大规模数据的能力,并可通过外部总线发送指令对DSP芯片进行控制。

    一种基于FPGA的多DSP处理器系统

    公开(公告)号:CN106066844A

    公开(公告)日:2016-11-02

    申请号:CN201610606195.3

    申请日:2016-07-29

    IPC分类号: G06F15/173

    CPC分类号: G06F15/17375

    摘要: 本发明公开了一种基于FPGA的多DSP处理器系统,包括外壳,所述外壳内设置有DSP处理板,DSP处理板包括电源模块、DSP模块、时钟模块、FPGA模块和CPCI桥模块,电源模块为其它各模块供电,时钟模块为DSP模块提供时钟信号,DSP模块包括8块DSP芯片,每4块DSP芯片为一个DSP簇,每个DSP簇内的4块DSP芯片采用LINK口环形连接,DSP芯片的其它LINK口及外部总线连接FPGA模块,DSP簇之间经FPGA模块采用LINK口及总线进行连接,CPCI桥模块与FPGA模块连接。本发明具有处理大规模数据的能力,能够实现模块化、标准化设计,提高其通用性。

    利用三维晶片堆叠的可扩展的交叉点开关的电路及方法

    公开(公告)号:CN105099423A

    公开(公告)日:2015-11-25

    申请号:CN201510259562.2

    申请日:2015-05-20

    IPC分类号: H03K17/94 G05B19/042

    摘要: 本发明公开了在组件晶片上堆叠有开关晶片的交叉点开关。所述交叉点开关容许通过添加开关晶片提供扩展性。所述开关晶片包括入口开关,所述入口开关连接至多路复用器,所述多路复用器连接至中间级开关。所述入口开关的输入和输出经由硅通孔(TSV)连接至开关接口区域。所述入口开关的输出经由TSV还连接至多路复用器以路由至上方的开关晶片的中间级开关。如果开关晶片堆叠在另一开关晶片上,那么入口开关的输出经由TSV连接至多路复用器以路由至下方的开关晶片的中间级开关。通过添加开关晶片,所述开关能够配置用来增大端口数量以及端口宽度。

    调制解调器架构
    4.
    发明公开

    公开(公告)号:CN102143109A

    公开(公告)日:2011-08-03

    申请号:CN201010624585.6

    申请日:2010-12-30

    IPC分类号: H04L27/00 H04B1/00

    摘要: 本发明涉及在无线通信终端中使用的调制解调器装置。该装置包括多个多个功能单元,用于执行信号处理任务,该多个功能单元以环形结构连接。每一个功能单元包括本地处理器、多个硬件加速器和在相应的功能单元的数据输入和每一个子部件之间连接的开关矩阵。本地处理器通过使用寻址的第一协议的第一总线系统从调制解调器装置的控制器接收任务指令,并且响应于任务指令来配置硬件加速器,并且转换开关矩阵以便以执行意欲任务的方式来选择性地建立在数据输入和硬件加速器之间的连接。使用没有寻址的第二协议来在所述功能单元之间和在每一个功能单元内的环形结构中出现数据流。这种架构使得能够实现低功率、小尺寸的无线通信装置。

    硬件开关及分布式处理系统

    公开(公告)号:CN101840392A

    公开(公告)日:2010-09-22

    申请号:CN201010135489.5

    申请日:2010-03-17

    IPC分类号: G06F15/173 H04L12/56

    CPC分类号: H04L49/15 G06F15/17375

    摘要: 本发明提供一种硬件开关和分布式处理系统。一种连接了多个处理部件的硬件开关,针对从多个处理部件中选择的发送侧处理部件、和发送侧处理部件之外的另外的接收侧处理部件,将从发送侧处理部件具有的输出中选择的一个输出、和从接收侧处理部件具有的输入中选择的一个输入互相连接,由此选择性地切换多个处理部件间的路径,并将发送侧处理部件的输出和接收侧处理部件具有的输入中的至少一方进行多个连接。

    用于并行计算和并行存储器访问的可伸缩互连结构

    公开(公告)号:CN100341014C

    公开(公告)日:2007-10-03

    申请号:CN01820887.8

    申请日:2001-10-19

    IPC分类号: G06F15/173 H04L12/56

    CPC分类号: G06F15/17375

    摘要: 利用若干新技术可使多处理机能够并行地访问相同的数据。首先,多个远程处理机可以请求从同一数据位置读取数据,而这些请求可以在重叠的时间周期中得到满足。其次,若干处理机可以访问位于同一位置的数据项,并可在重叠的时间内对同一数据项进行读取、写或实施多重操作。第三,可将一个数据分组多点传送到若干位置,而多个分组可以被多点传送到多组目的地。

    使用光纤通道作互连网络的集线器系统

    公开(公告)号:CN1191436A

    公开(公告)日:1998-08-26

    申请号:CN98104317.8

    申请日:1998-01-25

    发明人: 金甲英

    IPC分类号: H04L12/46 H04B10/00

    摘要: 提供一种使用光纤通道作互连网络并且节点数目不大的集线器系统。在包括有第一节点、第二节点、第三节点以及用于连接诸节点的互连网络的集线器系统中,当每个节点都是并行处理系统的一个处理器时,互连网络包括一个用于以回路型式连接第一、第二和第四节点的第一传输回路,一个用于连接第二、第三和第一节点的第二传输回路,一个用于连接第三、第四和第二节点的第三传输回路以及一个用于连接第四、第一和第三节点的第四传输回路。