公开(公告)号：CN100395741C

公开(公告)日：2008-06-18

申请号：CN200410100685.3

申请日：2004-12-08

申请人： 冲电气工业株式会社

发明人： 品川德明

IPC分类号： G06F13/38

CPC分类号： G06F5/06 ,  G06F5/12 ,  G06F2205/123 ,  G06F2205/126

摘要： 本发明旨在防止因两个装置间的存取冲突而引发的数据传输误动作。其解决的方法是：在冲突检测单元10内，当第二装置正在从FIFO存储器1读出数据时，若检测出用于从第一装置读出计数器2的计数值的状态读出信号SR1，则不论计数器2的计数值的大小，都对第一装置输出表示FIFO存储器1全满的值。此外，在冲突检测单元20内，当第一装置向FIFO存储器1写入数据时，若检测出用于从第二装置读出计数器2的计数值的状态读出信号SR2，则不论计数器2的计数值的大小，都对第二装置输出表示FIFO存储器1全空的值。

公开(公告)号：CN1659508A

公开(公告)日：2005-08-24

申请号：CN03813109.9

申请日：2003-05-21

申请人： 皇家飞利浦电子股份有限公司

发明人： J·胡格布鲁格 ,  P·斯特拉维斯

IPC分类号： G06F5/06

CPC分类号： G06F5/12 ,  G06F2205/106 ,  G06F2205/123

摘要： 本发明基于为FIFO的输入或输出端口保持两个计数器的思想。提供了一种用于从协处理器将数据单元写入到FIFO存储器中的设备。所述设备被嵌入在包括至少一个协处理器、一个FIFO存储器和一个控制器的多重处理环境中。所述设备包括用于计数在所述FIFO存储器中可用的空位的第一计数器，和用于计数被写入到所述FIFO存储器中的数据单元的数量的第二计数器。所述设备还包括一个控制装置，用于对所述第一计数器进行所述FIFO存储器中可用的空位的检验，并且用于对所述第二计数器进行是否预定数量N个数据单元已经被写入到所述FIFO存储器的检验。在一个数据单元已经被写入到所述FIFO存储器中之后，所述控制装置递减所述第一计数器的计数并且递增所述第二计数器的计数。最后，所述设备包括一个用于输出数据单元到所述FIFO存储器的输出装置。当所述第二计数器的计数已经达到所述预定数量N时，所述控制装置发布第一消息并且发布对在所述FIFO存储器中可用的空位的第一个呼叫到所述控制器。所述输出装置转发所述第一消息和/或所述第一个呼叫到所述控制器。

公开(公告)号：CN1627280A

公开(公告)日：2005-06-15

申请号：CN200410100685.3

申请日：2004-12-08

申请人： 冲电气工业株式会社

发明人： 品川德明

IPC分类号： G06F13/38

CPC分类号： G06F5/06 ,  G06F5/12 ,  G06F2205/123 ,  G06F2205/126

摘要： 本发明旨在防止因两个装置间的存取冲突而引发的数据传输误动作。其解决的方法是：在冲突检测单元10内，当第二装置正在从FIFO存储器1读出数据时，若检测出用于从第一装置读出计数器2的计数值的状态读出信号SR1，则不论计数器2的计数值的大小，都对第一装置输出表示FIFO存储器1全满的值。此外，在冲突检测单元20内，当第一装置向FIFO存储器1写入数据时，若检测出用于从第二装置读出计数器2的计数值的状态读出信号SR2，则不论计数器2的计数值的大小，都对第二装置输出表示FIFO存储器1全空的值。

公开(公告)号：CN108696454A

公开(公告)日：2018-10-23

申请号：CN201810293366.0

申请日：2018-03-30

申请人： 慧与发展有限责任合伙企业

发明人： G.舍吉尔 ,  R.K.塔姆玛 ,  T.H.马勒特

IPC分类号： H04L12/861

CPC分类号： G06F5/14 ,  G06F3/061 ,  G06F3/0656 ,  G06F3/0659 ,  G06F3/067 ,  G06F5/06 ,  G06F13/1673 ,  G06F13/28 ,  G06F2205/123 ,  G06F2205/126 ,  H04L49/9005 ,  H04L49/9094

摘要： 本公开涉及变换缓冲器以便由驱动器层独占地访问来写入即时数据流。示例方法包括：与客户端设备协商存储设备和所述客户端设备之间的单个会话中所允许的同时I/O命令的数量；基于所协商的同时I/O命令的数量为所述单个会话预先分配多个即时数据缓冲器；与即时数据一起接收写入I/O命令，其中所述即时数据与所述I/O命令一样在单个PDU内传送；在原子操作中将预分配的缓冲器从网络接口状态变换至驱动器状态，所述驱动器状态使得预分配的缓冲器能够由存储设备的驱动器层独占地访问，并且所述原子操作防止其它I/O命令变换预分配的缓冲器的网络接口状态直至所述原子操作完成；并且将所述即时数据写入到处于驱动器状态的预分配的缓冲器。

公开(公告)号：CN100437466C

公开(公告)日：2008-11-26

申请号：CN03813109.9

申请日：2003-05-21

申请人： NXP股份有限公司

发明人： J·胡格布鲁格 ,  P·斯特拉维斯

IPC分类号： G06F5/12

CPC分类号： G06F5/12 ,  G06F2205/106 ,  G06F2205/123

摘要： 提供了一种用于从协处理器将数据单元写入到FIFO存储器中的设备。所述设备被嵌入在包括至少一个协处理器、一个FIFO存储器和一个控制器的多重处理环境中。所述设备包括用于计数在所述FIFO存储器中可用的空位的第一计数器，用于计数被写入到所述FIFO存储器中的数据单元的数量的第二计数器，用于对所述第一计数器进行所述FIFO存储器中可用的空位的检验、并且用于对所述第二计数器进行是否预定数量N个数据单元已经被写入到所述FIFO存储器的检验的控制装置。当所述第二计数器的计数已经达到所述预定数量N时，所述控制装置发布第一消息并且发布对在所述FIFO存储器中可用的空位的第一个呼叫到所述控制器。