公开(公告)号：CN103970511B

公开(公告)日：2018-06-05

申请号：CN201410042215.X

申请日：2014-01-28

申请人： 三星电子株式会社

发明人： 徐雄 ,  赵渊坤 ,  柳秀晶

IPC分类号： G06F9/38 ,  G06F9/50

CPC分类号： G06F15/8015 ,  G06F9/30058 ,  G06F9/3804 ,  G06F9/3851 ,  G06F9/3887 ,  G06F9/3889

摘要： 公开了一种能够支持多模式的处理器及其多模式支持方法。实施例包括能够支持多模式的处理器及对应的方法。所述处理器包括：多个前端单元；多个处理元件，其数量大于前端单元的数量；控制器，被构造为确定是否由于条件分支而发生线程分歧。如果有线程分歧，处理器可以使用多个当前激活的前端单元来设置控制信息以控制处理元件。如果没有线程分歧，处理器可以使用一个当前激活的前端单元来设置控制信息以控制处理元件。

公开(公告)号：CN108027778A

公开(公告)日：2018-05-11

申请号：CN201680054197.4

申请日：2016-09-13

申请人： 微软技术许可有限责任公司

发明人： D·C·伯格 ,  A·L·史密斯

IPC分类号： G06F12/0862 ,  G06F9/38

CPC分类号： G06F9/3016 ,  G06F9/268 ,  G06F9/30007 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30047 ,  G06F9/3005 ,  G06F9/30058 ,  G06F9/30072 ,  G06F9/30076 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30098 ,  G06F9/30101 ,  G06F9/30105 ,  G06F9/3013 ,  G06F9/30138 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/30189 ,  G06F9/32 ,  G06F9/321 ,  G06F9/345 ,  G06F9/35 ,  G06F9/355 ,  G06F9/3557 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3822 ,  G06F9/3824 ,  G06F9/3828 ,  G06F9/383 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3842 ,  G06F9/3848 ,  G06F9/3851 ,  G06F9/3853 ,  G06F9/3855 ,  G06F9/3859 ,  G06F9/3867 ,  G06F9/3891 ,  G06F9/466 ,  G06F9/528 ,  G06F11/36 ,  G06F11/3648 ,  G06F11/3656 ,  G06F12/0806 ,  G06F12/0811 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/1009 ,  G06F13/4221 ,  G06F15/7867 ,  G06F15/80 ,  G06F15/8007 ,  G06F2212/452 ,  G06F2212/602 ,  G06F2212/604 ,  G06F2212/62 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151

摘要： 公开了与预取与基于块的处理器架构中的程序的断言的存储相关联的数据相关的技术。在所公开的技术的一个示例中，一种处理器包括基于块的处理器核，用于执行包括多个指令的指令块。基于块的处理器核包括译码逻辑和预取逻辑。译码逻辑被配置为检测指令块的断言的存储指令。预取逻辑被配置为计算断言的存储指令的目标地址，并且在断言的存储指令的断言被计算之前发起与计算的目标地址相关联的存储器操作。

公开(公告)号：CN108027734A

公开(公告)日：2018-05-11

申请号：CN201680054486.4

申请日：2016-09-13

申请人： 微软技术许可有限责任公司

发明人： D·C·伯格 ,  A·L·史密斯

IPC分类号： G06F9/38 ,  G06F9/30 ,  G06F9/345

CPC分类号： G06F9/3016 ,  G06F9/268 ,  G06F9/30007 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30047 ,  G06F9/3005 ,  G06F9/30058 ,  G06F9/30072 ,  G06F9/30076 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30098 ,  G06F9/30101 ,  G06F9/30105 ,  G06F9/3013 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/30189 ,  G06F9/32 ,  G06F9/321 ,  G06F9/345 ,  G06F9/35 ,  G06F9/355 ,  G06F9/3557 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3822 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3842 ,  G06F9/3848 ,  G06F9/3851 ,  G06F9/3853 ,  G06F9/3855 ,  G06F9/3859 ,  G06F9/3867 ,  G06F9/3891 ,  G06F9/466 ,  G06F9/528 ,  G06F11/36 ,  G06F11/3648 ,  G06F11/3656 ,  G06F12/0806 ,  G06F12/0811 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/1009 ,  G06F13/4221 ,  G06F15/7867 ,  G06F15/80 ,  G06F15/8007 ,  G06F2212/452 ,  G06F2212/602 ,  G06F2212/604 ,  G06F2212/62 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151

摘要： 装置和方法被公开用于存储器访问指令(诸如存储器存储指令)的动态无效。在所公开的技术的一些示例中，一种装置可以包括存储器和一个或多个基于块的处理器核。核之一可以包括被配置为执行存储器访问指令的执行单元，存储器访问指令包括指令块中包含的多个存储器加载和/或存储器存储指令。核还可以包括硬件结构，硬件结构存储用于指令块中的至少一个断言指令的数据，该数据标识如果断言指令的条件被满足则存储器存储指令中的一个或多个是否将发出。核可以进一步包括控制单元，控制单元被配置为至少部分地基于硬件结构数据来控制存储器访问指令向执行单元的发出。

公开(公告)号：CN108027733A

公开(公告)日：2018-05-11

申请号：CN201680054479.4

申请日：2016-09-13

申请人： 微软技术许可有限责任公司

发明人： D·C·伯格 ,  A·L·史密斯

IPC分类号： G06F9/38 ,  G06F9/30

CPC分类号： G06F9/3016 ,  G06F9/268 ,  G06F9/30007 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30047 ,  G06F9/3005 ,  G06F9/30058 ,  G06F9/30072 ,  G06F9/30076 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30098 ,  G06F9/30101 ,  G06F9/30105 ,  G06F9/3013 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/30189 ,  G06F9/32 ,  G06F9/321 ,  G06F9/345 ,  G06F9/35 ,  G06F9/355 ,  G06F9/3557 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3822 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3842 ,  G06F9/3848 ,  G06F9/3851 ,  G06F9/3853 ,  G06F9/3855 ,  G06F9/3859 ,  G06F9/3867 ,  G06F9/3891 ,  G06F9/466 ,  G06F9/528 ,  G06F11/36 ,  G06F11/3648 ,  G06F11/3656 ,  G06F12/0806 ,  G06F12/0811 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/1009 ,  G06F13/4221 ,  G06F15/7867 ,  G06F15/80 ,  G06F15/8007 ,  G06F2212/452 ,  G06F2212/602 ,  G06F2212/604 ,  G06F2212/62 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151

摘要： 公开了用于使在无效指令的目标字段中标识的存储器存储指令无效的装置和方法。在所公开的技术的一些示例中，一种装置可以包括存储器和被配置为取回并且执行多个指令块的一个或多个基于块的处理器核。核之一可以包括至少部分基于接收无效指令而被配置为基于无效指令的目标字段来获取用于多个存储器访问指令中的存储器访问指令的指令标识的控制单元。使与指令标识相关联的存储器访问指令无效。存储器访问指令位于多个指令块中的第一指令块中。基于无效存储器访问指令，执行来自第一指令块的后续存储器访问指令。

公开(公告)号：CN107810480A

公开(公告)日：2018-03-16

申请号：CN201680036587.9

申请日：2016-06-23

申请人： 微软技术许可有限责任公司

发明人： J·S·格雷 ,  D·C·伯格 ,  A·L·史密斯

IPC分类号： G06F9/38

CPC分类号： G06F12/0833 ,  G06F9/30043 ,  G06F9/30047 ,  G06F9/3804 ,  G06F9/3806 ,  G06F9/381 ,  G06F9/382 ,  G06F9/3826 ,  G06F9/3828 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3842 ,  G06F9/3846 ,  G06F9/3851 ,  G06F9/3853 ,  G06F9/3869 ,  G06F9/3891 ,  G06F11/30 ,  G06F12/128 ,  G06F2212/621

摘要： 公开了用于节制基于块的处理器架构中的处理器操作的装置和方法。在所公开的技术的一个示例中，基于块的指令集架构处理器包括被配置为提取和执行指令块的序列的多个处理内核。每个处理内核包括用于执行由指令块指定的操作的功能资源。处理器还包括被配置为分配功能资源用于执行操作的内核调度器。功能资源至少部分地基于性能度量被分配用于执行指令块。性能度量可以动态地或静态地基于分支预测准确度、能量使用容限和其他合适的度量而被生成。

公开(公告)号：CN107810479A

公开(公告)日：2018-03-16

申请号：CN201680037748.6

申请日：2016-06-23

申请人： 微软技术许可有限责任公司

发明人： D·C·伯格 ,  A·L·史密斯 ,  J·S·格雷

IPC分类号： G06F9/30 ,  G06F9/32 ,  G06F9/38

CPC分类号： G06F9/3802 ,  G06F9/3005 ,  G06F9/30061 ,  G06F9/322 ,  G06F9/3804 ,  G06F9/3836 ,  G06F9/3846 ,  G06F9/3851

摘要： 公开了用于根据基于块的指令集体系架构(ISA)从原子指令块中消除显式控制流指令(例如，分支指令)的方法和装置。在所公开技术的一个示例中，显式数据图执行(EDGE)ISA处理器被配置为从存储器中获取指令块并且执行指令块中的至少一个指令块，指令块中的每个指令块被编码成具有一个或多个退出点，该一个或多个退出点确定下一指令块的目标位置。处理器控制电路评估用于在指令块中的第一指令块内编码的指令的一个或多个谓语，并且基于该评估向目标位置处的第二指令块传送处理器的控制，该目标位置不是由第一指令块中的控制流指令所指定的。

公开(公告)号：CN106990942A

公开(公告)日：2017-07-28

申请号：CN201710185962.2

申请日：2011-06-29

申请人： 上海芯豪微电子有限公司

发明人： 林正浩

IPC分类号： G06F9/38

CPC分类号： G06F9/3844 ,  G06F9/3804 ,  G06F9/3806

摘要： 本发明为分支处理方法与系统。一种控制处理器流水线操作的方法，所述处理器连接包含可执行的计算机指令的指令存储器，通过审查可执行的计算机指令，提取出至少包含分支信息的指令信息，根据提取的指令信息建立复数条轨道，根据所述复数条轨道确定分支目标指令的地址，在轨道中对应最后一条指令的表项之后增加一个无条件转移标志，其转移目标指令就是程序流中紧跟在上述最后一条指令之后的指令。处理器包含两个独立的译码器，获取到的两条指令分别被两个译码器译码，所得的指令译码结果被送到选择器，由从分支判断逻辑来的控制信号选择。由额外的存储器或读缓冲与指令存储器一同构成双端存储器。

公开(公告)号：CN106406814A

公开(公告)日：2017-02-15

申请号：CN201610875658.6

申请日：2016-09-30

申请人： 上海兆芯集成电路有限公司

发明人： 白龙飞 ,  黄振华 ,  闫萌萌

IPC分类号： G06F9/22

CPC分类号： G06F9/3016 ,  G06F9/28 ,  G06F9/30058 ,  G06F9/30145 ,  G06F9/3017 ,  G06F9/322 ,  G06F9/324 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3814 ,  G06F9/3822 ,  G06F9/3842 ,  G06F9/3867 ,  G06F9/223

摘要： 本发明涉及处理器和将架构指令转译成微指令的方法。处理器具有执行微指令的执行流水线和将架构指令转译成为微指令的指令转译器。指令转译器具有：存储器，保持微代码指令并且每时钟周期提供多个微代码指令；队列，保持存储器所提供的微代码指令；分支解码器，其对微代码指令进行解码以检测本地分支指令，使得要将读取的多条微代码指令中直到程序顺序首位本地分支指令为止但不包括程序顺序首位本地分支指令的微代码指令写入队列，并防止将程序顺序首位本地分支指令及其后续微代码指令写入队列。本地分支指令由指令转译器而非由执行流水线进行解析。微代码转译器将每时钟周期从队列接收到的多个微代码指令转译成微指令以提供至执行流水线。

公开(公告)号：CN103176914B

公开(公告)日：2016-12-21

申请号：CN201210450909.8

申请日：2012-11-09

申请人： 上海芯豪微电子有限公司

发明人： 林正浩

IPC分类号： G06F12/0897 ,  G06F12/0853

CPC分类号： G06F9/3804 ,  G06F9/30058 ,  G06F9/3806 ,  G06F9/3808 ,  G06F9/3861 ,  G06F12/0862 ,  G06F2212/6028

摘要： 一种低缺失率、低缺失惩罚的缓存方法和装置，应用于处理器领域时能在处理器核执行指令前，将所述指令填充到所述处理器核能直接访问的高速存储器中，几乎使所述处理器核每次都能在所述高速存储器中获取到需要的指令，达到极高的缓存命中率。

公开(公告)号：CN102934075B

公开(公告)日：2015-12-02

申请号：CN201180028116.0

申请日：2011-06-28

申请人： 高通股份有限公司

发明人： 詹姆斯·诺里斯·迪芬德尔费尔 ,  迈克尔·威廉·莫罗

IPC分类号： G06F9/32 ,  G06F9/30 ,  G06F9/38

CPC分类号： G06F9/30058 ,  G06F9/30003 ,  G06F9/30101 ,  G06F9/3804 ,  G06F9/3842

摘要： 一种处理器实施用于提供间接分支地址的预先通知的设备和方法。自动地识别由指令产生的目标地址。在推测性执行利用最当前目标地址的间接分支指令之前基于所述最当前目标地址来准备下一程序地址。所述设备合适地采用寄存器，其用于保持由程序指定为间接分支指令的最当前间接地址的指令存储器地址。所述设备还采用下一程序地址选择器，其从所述寄存器选择所述最当前间接地址作为所述下一程序地址以用于在推测性执行所述间接分支指令时使用。