-
公开(公告)号:CN106105232B
公开(公告)日:2019-08-16
申请号:CN201580008012.1
申请日:2015-02-23
IPC分类号: H04N21/234 , H04N21/236 , H04J11/00
CPC分类号: H04L27/2627 , H03M13/036 , H03M13/09 , H03M13/1102 , H03M13/1165 , H03M13/152 , H03M13/255 , H03M13/271 , H03M13/2778 , H03M13/2906 , H04H20/33 , H04L1/0042 , H04L1/0057 , H04L1/0071 , H04L5/0044 , H04L27/2649 , H04L2001/0093
摘要: 本发明提供一种用于发送广播信号的装置,该装置包括:编码器,该编码器编码服务数据;映射器,该映射器将编码的服务数据映射到多个OFDM符号以构建至少一个信号帧;调制器,该调制器通过OFDM(正交频分复用)方案调制被构建的至少一个信号帧中的数据;以及发射器,该发射器发送具有被调制的数据的广播信号。
-
公开(公告)号:CN104283637B
公开(公告)日:2019-08-06
申请号:CN201410315991.2
申请日:2014-07-03
申请人: 三星电子株式会社
CPC分类号: H03M13/1515 , H03M13/251 , H03M13/2906 , H03M13/618 , H04L1/0007 , H04L1/0057 , H04L1/0061 , H04L1/0066
摘要: 提供一种发送设备及其编码方法与接收设备及其解码方法。一种发送设备,包括:帧编码器,被配置为沿垂直方向对多个帧执行里德所罗门(RS)编码,其中,帧编码器将所述多个帧划分为多个组,对每一组执行RS编码从而在每一组的最后一帧之后添加奇偶校验,并产生RS编码后的帧。一种接收器包括:帧解码器,被配置为沿垂直方向对接收的多个帧执行RS解码,其中,帧解码器将接收的所述多个帧划分为多个组,并对每一组执行RS解码以获得没有奇偶校验的信息字。
-
公开(公告)号:CN104969477B
公开(公告)日:2019-06-04
申请号:CN201480007093.9
申请日:2014-01-27
申请人: 索尼公司
IPC分类号: H03M13/19
CPC分类号: H03M13/1177 , H03M13/036 , H03M13/1165 , H03M13/152 , H03M13/255 , H03M13/2707 , H03M13/271 , H03M13/2906 , H03M13/356 , H03M13/616 , H04L1/0057 , H04L1/0071
摘要: 本技术涉及能够提供具有优良的误码率的LDPC码的处理处理装置和数据处理方法。该LDPC编码器以64,800位的码长和2/30、3/30、4/30、5/30或6/30的LDPC编码率进行编码。LDPC码包含信息位和奇偶校验位,并且由与LDPC码的信息位对应的信息矩阵部以及与奇偶校验位对应的奇偶矩阵部配置校验矩阵(H)。由表示360行中每行的信息矩阵部的一个元素的校验矩阵初始值表表示校验矩阵(H)的信息矩阵部。该技术可应用于当进行LDPC编码和LDPC解码时的情况。
-
公开(公告)号:CN109639290A
公开(公告)日:2019-04-16
申请号:CN201811446494.0
申请日:2018-11-29
申请人: 中山大学
CPC分类号: H03M13/2906 , H04L1/0059
摘要: 本发明公开了一种半随机分组叠加编码及译码方法,编码方法为:一、将u均分成组,在t=‑m,‑(m‑1),…,‑2,‑1,将u(t)初始化为0;二、在t=0,1,…,L‑2,L‑1,u(t)结构性编码为v(t),在1≤i≤m,u(t‑i)随机性编码为w(t‑i),将w(t‑1),w(t‑2),…,w(t‑m)叠加到v(t)得到输出c(t);三、在t=L,L+1,…,L+m‑1时,u(t)置为0,按步骤二得到码字c(L),c(L+1),…,c(L+m‑1)。译码方法为:码字经调制后进入信道,接收机根据接收信噪比和向量y=(y(0),y(1),…,y(L+m‑1))进行译码并得到u的估计本发明编码结构性延迟小,构造方便,步骤简单,可通过简单的参数配置支持不同的延迟,相应的译码方法也具有较低的复杂度。
-
公开(公告)号:CN108809512A
公开(公告)日:2018-11-13
申请号:CN201810341389.4
申请日:2012-10-17
申请人: 华为技术有限公司
IPC分类号: H04L1/00
CPC分类号: H03M13/2906 , H03M13/09 , H03M13/1102 , H03M13/13 , H03M13/3738 , H04L1/00 , H04L1/0045 , H04L1/0059
摘要: 本申请实施例提供了一种编译码的方法、装置及系统,涉及通信领域,本申请用以提高译码性能,提高幸存路径的准确性。所述方法,包括:根据第一级编码方法对信息比特进行编码,得到第一级编码后的码字;获取所述第一级编码后的码字的每个校验比特的排序数据量,并根据所述每个校验比特的排序数据量,将所述每个校验比特调整至相应的位置;所述排序数据量是指当所述校验比特,与所述第一级编码后的码字中的信息比特的前S个信息比特有关时,S的值;所述S是不为零的整数;根据第二级编码方法,对调整了校验比特位置的第一级编码后的码字进行第二级编码,得到第二级编码后的码字。本申请适用于各种通信系统。
-
公开(公告)号:CN104205698B
公开(公告)日:2018-07-17
申请号:CN201380016464.5
申请日:2013-02-27
申请人: 三星电子株式会社
IPC分类号: H04L1/00
CPC分类号: H03M13/05 , G06F11/10 , H03M13/098 , H03M13/1102 , H03M13/1515 , H03M13/2707 , H03M13/2906 , H03M13/2957 , H03M13/356 , H03M13/373 , H03M13/3761 , H03M13/6356 , H03M13/6508 , H03M13/6516 , H04L1/0041 , H04L1/0045 , H04L1/0083 , H04L1/0084
摘要: 提供一种分组发送/接收装置和方法。本发明的分组发送方法包括:从源块中获取包含部分源符号的源有效载荷,生成包含源有效载荷和所述源有效载荷的标识符(ID)的源分组,生成包含对应于所述源有效载荷的修复有效载荷和所述修复有效载荷的ID的修复分组,生成包含所述源分组和修复分组的前向纠错(FEC)分组块,并且发送所述FEC分组块。所述源有效载荷ID包含按照每个源分组递增1的源有效载荷序列号。本发明的分组发送/接收方法有利于提高纠错能力和网络资源使用效率。
-
公开(公告)号:CN104205648B
公开(公告)日:2018-06-26
申请号:CN201480000956.X
申请日:2014-01-27
申请人: 索尼公司
IPC分类号: H03M13/19
CPC分类号: H03M13/1177 , H03M13/036 , H03M13/1165 , H03M13/152 , H03M13/255 , H03M13/2707 , H03M13/271 , H03M13/2906 , H03M13/356 , H04L1/0057 , H04L1/0071
摘要: 本技术涉及能够提供具有良好的差错率的LDPC码的数据处理装置和数据处理方法。LDPC编码器以64,800比特的码长和18/30,19/30,20/30,21/30,22/30或23/30的LDPC码率来进行编码。LDPC码包含信息比特和奇偶比特,并且校验矩阵(H)是由与LDPC码的信息比特相对应的信息矩阵部分和与奇偶比特相对应的奇偶矩阵部分构成的。校验矩阵(H)的信息矩阵部分由按每360行表述信息矩阵部分的一元素的位置的校验矩阵初始值表格表示。本技术可在进行LDPC编码和LDPC解码的情况下应用。
-
公开(公告)号:CN108153608A
公开(公告)日:2018-06-12
申请号:CN201710819086.4
申请日:2017-09-12
申请人: 桑迪士克科技有限责任公司
IPC分类号: G06F11/10
CPC分类号: H03M13/6566 , G06F3/0619 , G06F3/065 , G06F3/067 , G06F11/1068 , H03M13/2906
摘要: 一种设备包括存储器和耦合到存储器的控制器。控制器被配置为确定数据表示中的被估计为错误的比特的第一计数和数据表示中的具有高估计可靠性并被估计为错误的比特的第二计数。控制器还被配置为基于第一计数和第二计数来修改至少一个读取参数或至少一个解码参数。
-
公开(公告)号:CN108073471A
公开(公告)日:2018-05-25
申请号:CN201711128948.5
申请日:2017-11-15
申请人: 西部数据技术公司
发明人: 山本智
IPC分类号: G06F11/10
CPC分类号: G06F11/1076 , G06F3/0619 , G06F3/064 , G06F3/0673 , H03M13/2906
摘要: 这里描述的是用于在向数据存储设备写入数据和从数据存储设备读取数据时提供错误校正的增强。在一个实施方式中,使用编码器矩阵来为数据集生成主机系统上的第一错误校正码(ECC)奇偶校验数据以及耦合到主机系统的数据存储设备上的轨道的第二ECC奇偶校验数据。一旦被生成,数据存储设备可以将数据集以及第一和第二ECC奇偶校验数据存储在设备的存储介质上。当需要读取时,存储设备可以向主机系统提供数据集的第一版本以及第一和第二ECC奇偶校验数据,允许主机系统使用奇偶校验数据来生成数据集的校正版本。
-
公开(公告)号:CN107967186A
公开(公告)日:2018-04-27
申请号:CN201711304197.8
申请日:2013-12-09
申请人: 美光科技公司
发明人: 穆斯塔法·N·凯纳克 , 威廉·H·拉德克 , 帕特里克·R·哈亚特 , 西瓦格纳纳穆·帕塔萨拉蒂
CPC分类号: H03M13/3753 , G06F11/10 , G06F11/1012 , G06F11/1068 , G11C29/52 , H03M13/1108 , H03M13/1111 , H03M13/1128 , H03M13/114 , H03M13/116 , H03M13/1515 , H03M13/152 , H03M13/2906 , H03M13/3707
摘要: 本发明涉及用于控制存储器装置的方法和控制器及存储器系统。本发明包含与用于分层迭代错误校正的停止准则有关的设备及方法。若干种方法可包含:以错误校正电路接收码字;以所述错误校正电路迭代地对所述码字进行错误校正,包含在逐层基础上对所述码字进行奇偶校验并在每一层之后更新所述码字。方法可包含响应于奇偶校验对于特定层为正确的而停止所述迭代错误校正。
-
-
-
-
-
-
-
-
-