-
公开(公告)号：CN105634451A
公开(公告)日：2016-06-01
申请号：CN201511022184.2
申请日：2015-12-29
申请人： 龙迅半导体(合肥)股份有限公司
IPC分类号： H03K5/135
CPC分类号： H03K5/135 , H03K2005/00052 , H03L7/0807 , H04L7/0331 , H04L7/0332
摘要： 本发明公开的数据时钟恢复电路及其相位插值器，通过编码电路根据并行时钟和采样时钟或多相位时钟组对数据控制信号进行两次采样，确定参考数据值；再根据控制单元输出的相位控制信号生成第一编码和第二编码；由多路复用器根据第二编码选择接收的N个相位时钟中的两个进行输出；由时钟混频器根据第一编码接收两个相位时钟进行加权模拟运算之后生成并输出的新相位时钟；再由差分转单端放大器将时钟混频器输出的小信号放大成全摆幅信号，供给控制单元去判断当前位置的时钟所采样的数据是否是最佳的采样数据，如果不是将进一步控制编码电路来改变相位插值器输出时钟的延迟位置，使时钟超前或者滞后，最终会形成一个时钟动态跟随数据的稳定状态。
-
公开(公告)号：CN104467821A
公开(公告)日：2015-03-25
申请号：CN201410429586.3
申请日：2014-08-28
申请人： 美国亚德诺半导体公司
CPC分类号： H04L7/0332 , H03L7/0805 , H03L7/095 , H04L7/033
摘要： 在本文中描述的时钟对准检测器可以检测在确定的误差裕度内的时钟信号之间的对准，诸如相位误差的所定义裕度。相位误差的裕度可以改变，以达到不同程度的锁定检测精度。时钟对准检测器可以检测到时钟信号的上升沿、时钟信号的下降沿、或在时钟信号的上升沿和下降沿两者之间的对准。时钟对准检测器可以实施为锁相环的锁定检测器，经配置以检测并维持参考时钟信号和反馈时钟信号之间的相位关系，其中所述时钟对准检测器检测所述参考时钟信号和反馈时钟信号之间的对准。
-
公开(公告)号：CN109302725A
公开(公告)日：2019-02-01
申请号：CN201711459786.3
申请日：2017-12-28
申请人： 上海创远仪器技术股份有限公司
发明人： 陈爽
CPC分类号： H04W24/08 , H04B17/20 , H04J3/0635 , H04L7/0332 , H04L27/2663
摘要： 本发明属于扫频接收机技术领域，尤其涉及一种LTE-Advanced高速异步同步提取方法与装置：包括一个通用的空口信号分析平台，该分析平台包括射频单元、基带单元以及电源系统，还增加了一个异步粗同步单元；所述的异步粗同步单元由数据寄存器、可编程计数器和定时触发电路组成；系统内部自带时钟提供给AD变换器进行模数转换，同时AD的输出存储入数据RAM中保存。本发明在原有信号采集分析基础上，增加了一套时钟定时同步装置，再通过软件算法修正同步位置。具有以下优点：使得在室内进行LTE-Advanced基站信号测试时，系统算法大大难度降低，减少了对硬件设备的压力，比如，可以选择容量较小的FPGA进行计算。可以对不同测量需求进行不同的延时设置，具有较宽的适应性。
-
公开(公告)号：CN105934884A
公开(公告)日：2016-09-07
申请号：CN201580005792.4
申请日：2015-01-05
申请人： 高通股份有限公司
发明人： J-y·陈
CPC分类号： H04L7/0041 , H03K3/037 , H03K5/22 , H03L7/0816 , H03L7/0818 , H03L7/085 , H03L7/087 , H03L7/0995 , H04L7/0045 , H04L7/0332
摘要： 本公开的某些方面提供了用于在例如延迟锁相环中使用的全差分相位检测器。一个示例相位检测电路一般包括：用于参考信号的第一输入；用于将要与参考信号进行比较的输入信号的第二输入；置位复位(S‑R)锁存器，具有置位输入、复位输入、第一输出和第二输出；以及延迟(D)触发器，具有逻辑输入、时钟输入、复位输入和逻辑输出。第一输入与S‑R复位输入连接，第二输入与S‑R置位输入连接，第一S‑R输出与D时钟输入连接，并且第二S‑R输出与D复位输入连接。D触发器的逻辑输出指示输入信号是超前于还是滞后于参考信号。
-
公开(公告)号：CN104835306A
公开(公告)日：2015-08-12
申请号：CN201510073125.1
申请日：2015-02-11
申请人： 英飞凌科技股份有限公司
发明人： S·海恩兹
IPC分类号： G08C19/16
CPC分类号： H04L7/0332 , H04L7/0091 , H04L47/801 , H04L67/12 , H04Q9/00
摘要： 传感器组件，具有存储单元，用于存储所述传感器组件的传感器数据值；以及发送单元，用于以一个数据传输率发送具有关于存储的传感器数据值的信息的数据信号到外部接收器，所述数据传输率依赖于由所述传感器组件产生的时钟信号的时钟频率。所述发送单元根据由外部接收的控制信号中的触发信息来发送具有关于存储的传感器数据值的信息的数据信号。
-
公开(公告)号：CN104052438A
公开(公告)日：2014-09-17
申请号：CN201410095500.8
申请日：2014-03-14
申请人： 万亿广场有限公司
CPC分类号： H03B21/00 , H03K5/1536 , H03M9/00 , H04L7/0332
摘要： 本发明的示例性实施例涉及一种用于低功率宽带发射机的基于相位插值的输出波形合成器。为了在发射机设计中实现小区域和低功耗，使用了一种以子速率操作的单级多相多路复用器。所述多相多路复用器包括并联的开漏与非门。在子速率发射机结构中，尽管功耗低，但多相时钟信号中的相位失配显著地降低抖动性，对其广泛的应用来说是一个严重的瓶颈。为了克服这种失配问题，提出了一种基于面积和功耗优化的相位插值器的波形合成方案。
-
公开(公告)号：CN104467821B
公开(公告)日：2017-10-17
申请号：CN201410429586.3
申请日：2014-08-28
申请人： 美国亚德诺半导体公司
CPC分类号： H04L7/0332 , H03L7/0805 , H03L7/095 , H04L7/033
摘要： 在本文中描述的时钟对准检测器可以检测在确定的误差裕度内的时钟信号之间的对准，诸如相位误差的所定义裕度。相位误差的裕度可以改变，以达到不同程度的锁定检测精度。时钟对准检测器可以检测到时钟信号的上升沿、时钟信号的下降沿、或在时钟信号的上升沿和下降沿两者之间的对准。时钟对准检测器可以实施为锁相环的锁定检测器，经配置以检测并维持参考时钟信号和反馈时钟信号之间的相位关系，其中所述时钟对准检测器检测所述参考时钟信号和反馈时钟信号之间的对准。
-
公开(公告)号：CN105049069B
公开(公告)日：2017-07-14
申请号：CN201510219885.9
申请日：2015-04-30
申请人： 恩智浦有限公司
发明人： 马西莫·恰奇 , 吉亚斯·阿尔-卡迪 , 雷默克·科内利斯·荷曼·范德贝克
IPC分类号： H04B1/16
CPC分类号： H04L7/0276 , H04L7/0012 , H04L7/0332 , H04L7/0334
摘要： 一种符号时钟恢复电路，包括ADC、可控反相器和定时检测器。定时检测器输入端子配置为从ADC输出端子接收ADC输出信号；定时检测器输出端子配置为提供数字输出信号；以及第一定时检测器反馈端子配置为向反相器控制端子提供第一反馈信号。定时检测器配置为确定与接收到的ADC输出信号相关联的误差信号，根据所述误差信号设置第一反馈信号。
-
公开(公告)号：CN104052438B
公开(公告)日：2017-07-07
申请号：CN201410095500.8
申请日：2014-03-14
申请人： 吉高迅-万亿广场韩国有限公司
CPC分类号： H03B21/00 , H03K5/1536 , H03M9/00 , H04L7/0332
摘要： 本发明的示例性实施例涉及一种用于低功率宽带发射机的基于相位插值的输出波形合成器。为了在发射机设计中实现小区域和低功耗，使用了一种以子速率操作的单级多相多路复用器。所述多相多路复用器包括并联的开漏与非门。在子速率发射机结构中，尽管功耗低，但多相时钟信号中的相位失配显著地降低抖动性，对其广泛的应用来说是一个严重的瓶颈。为了克服这种失配问题，提出了一种基于面积和功耗优化的相位插值器的波形合成方案。
-
公开(公告)号：CN105049069A
公开(公告)日：2015-11-11
申请号：CN201510219885.9
申请日：2015-04-30
申请人： 恩智浦有限公司
发明人： 马西莫·恰奇 , 吉亚斯·阿尔-卡迪 , 雷默克·科内利斯·荷曼·范德贝克
IPC分类号： H04B1/16
CPC分类号： H04L7/0276 , H04L7/0012 , H04L7/0332 , H04L7/0334
摘要： 一种符号时钟恢复电路，包括ADC、可控反相器和定时检测器。定时检测器输入端子配置为从ADC输出端子接收ADC输出信号；定时检测器输出端子配置为提供数字输出信号；以及第一定时检测器反馈端子配置为向反相器控制端子提供第一反馈信号。定时检测器配置为确定与接收到的ADC输出信号相关联的误差信号，根据所述误差信号设置第一反馈信号。
-
-
-
-
-
-
-
-
-
搜索结果
18 条记录 (耗时 0.013 秒)
