公开(公告)号：CN118871798A

公开(公告)日：2024-10-29

申请号：CN202180105356.X

申请日：2021-11-08

申请人： 爱德万测试集团

发明人： 克劳斯-迪特·希里格斯 ,  马库斯·布克尔 ,  马库斯·舒尔茨-韦斯滕霍斯特 ,  奥拉夫·珀普 ,  托马斯·格罗斯

IPC分类号： G01R31/319 ,  G01R13/02 ,  G01R31/28 ,  G06F11/273

摘要： 用于测试一个或多个被测设备的自动测试设备被配置为从被测设备接收请求测量一个或多个物理量的命令。自动测试设备被配置为响应于被测设备提供的命令，执行或启动一个或多个物理量的测量，以及自动测试设备被配置为向被测设备提供测量结果信令，从而发信号通知被测设备请求的测量结果。还描述了被测设备、方法和计算机程序。

公开(公告)号：CN118731438A

公开(公告)日：2024-10-01

申请号：CN202410265057.8

申请日：2024-03-08

申请人： 新东工业株式会社

发明人： 泷田伸幸

IPC分类号： G01R13/02 ,  G01R31/319 ,  H04L12/44

摘要： 本发明提供一种测试系统。测试系统(100)具备：多个背板(10、20～23及30～33)，所述多个背板分别连接在器件的特性试验中使用的至少一个单元；以及综合控制器(1)，其对单元进行控制。背板彼此以树结构进行连接。

公开(公告)号：CN113167831B

公开(公告)日：2024-09-03

申请号：CN201980081439.2

申请日：2019-10-10

申请人： 辉达公司

发明人： A·卡尔娃 ,  吴珏

IPC分类号： G01R31/3187 ,  G01R31/319

摘要： 在各种示例中，提供了一种测试系统，用于在现场部署的集成电路上执行内建自测(BIST)。集成电路可以包括第一设备和第二设备，第一设备可以直接访问存储测试数据的外部存储器，第二设备可以通过第一设备间接访问外部存储器。除了提供允许第一设备和第二设备并发运行测试的机制外，硬件和软件还可以减少与运行测试序列相关联的存储器需求和运行时间，从而使得可能在部署中进行实时BIST。此外，一些实施例允许单个外部存储器映像满足不同的SKU配置。

公开(公告)号：CN118311415A

公开(公告)日：2024-07-09

申请号：CN202410332913.7

申请日：2024-03-22

申请人： 珠海微度芯创科技有限责任公司

发明人： 张慧 ,  罗俊 ,  刘文冬 ,  周春元 ,  高伟

IPC分类号： G01R31/3181 ,  H01L21/66 ,  G01R31/319

摘要： 本申请公开了一种基于超算芯片的芯片测试方法、装置、设备、介质，装置包括：用于连接待测超算芯片的芯片连接模块；与待测超算芯片连接的信号产生器；与待测超算芯片连接的测试机台模块；与待测超算芯片、测试机台模块连接的FPGA模块；与待测超算芯片、FPGA模块和测试机台模块连接的PAD MUX模块。根据本申请实施例提供的方案，在本专利的机台测试流程中，通过FPGA模块、PAD MUX模块和测试机台模块的协同配合，将传统由机台测试的上电与DFT测试和芯片的功能与性能的测试，结合到一个测试平台中，由同一个测试流程完成，相较于现有分别使用3种平台对三种测试进行测试的方案，有效提升芯片性能的测试效率。

公开(公告)号：CN118169548A

公开(公告)日：2024-06-11

申请号：CN202211569406.2

申请日：2022-12-08

申请人： 成都芯海创芯科技有限公司

发明人： 程旭敏 ,  王世好

IPC分类号： G01R31/317 ,  G01R31/319 ,  G01R31/3185

摘要： 本申请公开了一种跟踪调试电路、芯片及电子设备，该跟踪调试电路包括点对点传输链路，点对点传输链路的一端用于连接外部调试设备，另一端与待调试芯片的存储模块连接，存储模块中存储有待调试芯片在调试过程中产生的跟踪调试数据；点对点传输链路用于将存储模块响应于读取指令所发出的跟踪调试数据传输至外部调试设备。本申请的跟踪调试电路通过点对点传输链路连接外部调试设备与待调试芯片的存储模块，实现存储模块中存储的跟踪调试数据点对点地传输至外部调试设备，能够提高跟踪调试数据的传输效率，避免相关技术中因JTAG接口工作所依据的标准以及数据读取路径的限制而导致的数据传输效率低的问题，提高了待调试芯片的调试效率。

公开(公告)号：CN117616293A

公开(公告)日：2024-02-27

申请号：CN202280048838.0

申请日：2022-05-24

申请人： 西部数据技术公司

发明人： B·D·潘 ,  A·达涅什加

IPC分类号： G01R31/319 ,  G01R1/04 ,  G01R31/317

摘要： 一种用于数据存储设备(DSD)的测试装置，该测试装置包括机箱和至少一个接口模块，该接口模块被配置为可移除地插入到该机箱中并且容纳多个接口板。每个接口板包括用于将DSD连接到该接口板的DSD连接器和用于连接到背板的背板连接器，以与相应计算单元连通。在一个方面，该至少一个接口模块包括外壳和在该外壳的侧面的多个开口，其中每个开口被配置为接纳相应接口板。多个引导构件对被定位成当插入到相应开口中时引导相应接口板，使得该背板连接器位于相应预定位置处以用于连接到该背板。在另一方面，该接口板可从该接口模块移除。

公开(公告)号：CN117517935A

公开(公告)日：2024-02-06

申请号：CN202311469607.X

申请日：2023-11-07

申请人： 铜仁职业技术学院

发明人： 谭洁 ,  刘震

IPC分类号： G01R31/317 ,  G01R31/3177 ,  G01R31/319 ,  G01R31/3193

摘要： 本发明涉及一种门电路好坏检测系统及方法，属于自动检测技术领域。本发明的按键模块同时与LED指示模块、编码电路和组合逻辑电路连接，组合逻辑电路与继电器J1连接，编码电路通过数据选择模块与信号比较模块连接；方波发生器Ⅰ同时与计数器、信号寄存模块连接，计数器与继电器J2连接，同时，计数器分别通过IC座Ⅰ、IC座Ⅱ与信号寄存模块连接，信号寄存模块通过信号比较模块与显示模块连接，显示模块与方波发生器Ⅱ连接。本发明能够快速、自动地检测每片常见逻辑门芯片中每一个门电路的好坏，从而提高芯片利用率，减少芯片资源的浪费。

公开(公告)号：CN116930730B

公开(公告)日：2024-01-23

申请号：CN202311198685.0

申请日：2023-09-18

申请人： 中国电子科技集团公司第五十八研究所

发明人： 魏敬和 ,  章震 ,  殷誉嘉 ,  于宗光 ,  刘国柱 ,  高营 ,  何健 ,  滕浩然

IPC分类号： G01R31/3185 ,  G01R31/319

摘要： 本发明涉及超大规模数字集成电路测试领域，具体涉及一种灵活配置片内扫描链的互连测试结构。包括：分段边界扫描链模块，将片内所有的扫描链按照互连对象进行划分；TAP控制器模块，用于根据JTAG输入信号，控制内部测试电路的动作；同时接入扫描链重定向控制模块，以生成扫描链重定向需要的控制使能信号；扫描链重定向控制模块，用于实现扫描链的灵活配置和旁路多余的扫描链；包括：配置寄存器链、双向互连测试控制模块和测试输出TDO控制逻辑。本发明解决互连测试扫描链含有无效段、无法同时进行双向互连测试以及多芯粒场景只能多次配置两两测试的问题。

公开(公告)号：CN114280468B

公开(公告)日：2024-01-23

申请号：CN202111451192.4

申请日：2021-12-01

申请人： 苏州浪潮智能科技有限公司

发明人： 熊斌

IPC分类号： G01R31/319 ,  G01R31/28

摘要： 本申请涉及一种均流检测的控制方法及装置。所述装置包括：振荡模块，用于连通电源并采集电源信号，根据所述电源信号采集并输出振荡信号；耦合模块，用于接收所述振荡信号，通过耦合所述振荡信号与均流信号，得到并输出耦合信号；检测模块，用于接收所述耦合信号，通过检测所述耦合信号，得到并输出检测信号。所述振荡模块根据所述电源信号输出一种可控的所述振荡信号，并由所述耦合模块将所述振荡信号耦合至均流信号上，得到所述耦合信号，根据所述检测模块对所述耦合信号进行检测，得到所述检测信号，在负载变动时或均流信号受到干扰时，检测电源模块的均流功能的具体表现，达到方便检测电源模块的均流功能的目的。

公开(公告)号：CN116908660A

公开(公告)日：2023-10-20

申请号：CN202310811918.3

申请日：2023-07-04

申请人： 成都环宇芯科技有限公司

发明人： 王廷纯 ,  周留洋 ,  陈明波 ,  詹晖

IPC分类号： G01R31/317 ,  G01R31/319

摘要： 一种SOC芯片及测试方法和系统，涉及集成电路技术。本发明提供的SOC芯片包括测试电路单元(T‑Uint)和被测电路单元；所述测试电路单元(T‑Uint)包括：测试I/O引脚、测试I/O通路控制器、测试I/O属性控制器、测试模式进入控制器、测试操作模式控制器、测试总线模式控制器、测试总线主从控制器；所述测试I/O引脚用于测试主机与SOC芯片的通信及控制通路。本发明采用结构化的测试电路单元设计，适用于不同的SOC芯片的测试需求。