缓存分配方法、装置、设备、存储介质及计算机程序产品

    公开(公告)号:CN118939572A

    公开(公告)日:2024-11-12

    申请号:CN202410993330.9

    申请日:2024-07-23

    IPC分类号: G06F12/084

    摘要: 本申请实施例提供了一种缓存分配方法、装置、设备、存储介质及计算机程序产品。所述缓存分配方法应用于缓存单元,缓存分配方法包括:响应于请求端的地址请求,确定地址请求对应的命中结果;在命中结果表征地址请求未命中的情况下,从地址请求对应的缓存组集合中确定目标缓存组;缓存组集合包括至少两个缓存组;将目标缓存组分配给地址请求,并标记缓存组集合中缓存组的状态标签。本申请实施例通过至少一个缓存组构成的缓存组集合对预定缓存组对应的地址请求进行维护,平衡了各缓存组的负载,提高了缓存的利用率及命中率。

    一种缓存一致的控制方法、电子设备及介质

    公开(公告)号:CN118796722A

    公开(公告)日:2024-10-18

    申请号:CN202411000746.2

    申请日:2024-07-24

    IPC分类号: G06F12/0831 G06F12/084

    摘要: 本发明公开了一种缓存一致的控制方法、电子设备及介质,涉及多路处理器系统领域。其中该方法应用于被请求端时,包括:接收请求端发送的目标数据对应的广播请求;根据广播请求判断自身是否处于写状态;若处于写状态,则发送服务器有效反馈响应,以便请求端对服务器有效反馈响应进行访问;若处于读状态,则发送服务器无效反馈响应,以便请求端对共享内存发送的内存反馈响应进行访问。可见本发明只需被请求端在接收到广播请求后判断自身是否处于写状态,也就是采用了只有一个写状态的缓存一致性协议,与传统的多状态缓存一致性协议相比,简化了状态管理,减少了系统实现的复杂度,系统能够更高效地进行缓存一致性维护,提高了系统的性能和可靠性。

    数据处理方法、系统、电子设备和可读存储介质

    公开(公告)号:CN118283114B

    公开(公告)日:2024-10-18

    申请号:CN202410712069.0

    申请日:2024-06-03

    发明人: 马腾 刘峥

    摘要: 本申请公开了一种数据处理方法、系统、电子设备和可读存储介质。其中,该方法包括:利用异构设备内存,存储客户端通过内存互连协议发送的待传输数据;获取待传输数据对应的请求消息,其中,请求消息用于请求向服务器传输待传输数据;将请求消息发送至服务器;利用异构设备内存,存储服务器响应请求消息而得到的响应结果,其中,响应结果由服务器通过内存互连协议输出,且与待传输数据对应;将响应结果发送至客户端。本申请解决了数据传输效率低的技术问题。

    一种多核处理器的缓存替换方法及其装置

    公开(公告)号:CN117971718B

    公开(公告)日:2024-06-28

    申请号:CN202410365394.4

    申请日:2024-03-28

    IPC分类号: G06F12/0811 G06F12/084

    摘要: 本申请提出了一种多核处理器的缓存替换方法及其装置,涉及处理器技术领域。通过向多级缓存系统所包含的一级私有缓存发送第一访问请求,并确定第一访问请求在一级私有缓存的第一命中状态;若第一命中状态指示第一访问请求在一级私有缓存中访问未命中,则生成一级私有缓存对应的第一替换信息,第一替换信息包括一级私有缓存中待进行替换的第一数据块对应的第一路信息和第一地址信息;基于第一替换信息生成发送给二级共享缓存的第二访问请求;将第二访问请求发送至二级共享缓存,获取二级共享缓存的返回数据,并基于返回数据完成一级私有缓存的缓存替换。本申请增加了一级私有缓存块在处理器片上存留的时间,提高处理器的片上存储容量利用率。

    转换提示
    7.
    发明公开
    转换提示 审中-实审

    公开(公告)号:CN117882059A

    公开(公告)日:2024-04-12

    申请号:CN202280059035.5

    申请日:2022-09-22

    申请人: ARM有限公司

    摘要: 本发明提供了一种提示者数据处理装置,该提示者数据处理装置设置有处理电路,该处理电路确定要在被提示者数据处理装置上执行的执行上下文将需要虚拟到物理地址转换。提示电路向被提示者数据处理装置传输预取关于另一数据处理装置的执行上下文的虚拟到物理地址转换的提示。被提示者数据处理装置还设置有接收电路,该接收电路从提示者数据处理装置接收预取关于该另一数据处理装置的执行上下文的虚拟到物理地址转换的提示。处理电路确定是否遵循该提示,并且响应于确定该提示将被遵循,使得针对该数据处理装置的该执行上下文预取该虚拟到物理地址转换。在这两种情况下,该提示均包括该执行上下文的标识符。

    用于在基于处理器的系统中配置组合私有和共享高速缓存层级的设备、系统和方法

    公开(公告)号:CN117795490A

    公开(公告)日:2024-03-29

    申请号:CN202280055451.8

    申请日:2022-06-08

    IPC分类号: G06F12/084 G06F12/0846

    摘要: 本公开提供了用于在基于处理器的系统中配置组合私有和共享高速缓存层级的设备、系统和方法。所述基于处理器的系统(100)包括处理器(105),所述处理器包括多个处理核心(121,131),所述多个处理核心各自包括执行电路(122,132),所述执行电路耦合到相应高速缓存(123,133)和可配置组合私有和共享高速缓存(124,134),并且可从所述高速缓存和所述组合私有和共享缓存接收对其执行操作的指令和数据。每个可配置组合私有和共享高速缓存的共享高速缓存部分(124a,134a)可被视为整个共享高速缓存的可独立指派的部分,其实际上是全部所述处理核心的共享高速缓存部分。例如,所述整个共享高速缓存的每个可独立指派的部分可与在所述处理器上运行的特定客户端相关联。这种方法可在在处理器上运行的特定客户端之间提供共享高速缓存的更大粒度的高速缓存分区。

    计算系统及计算系统进行部分高速缓存去激活的方法

    公开(公告)号:CN117707997A

    公开(公告)日:2024-03-15

    申请号:CN202311108702.7

    申请日:2023-08-30

    摘要: 本发明提供计算系统及计算系统进行部分高速缓存去激活的方法,可平衡性能和功耗。在一个实施例中,本发明提供一种计算系统进行部分高速缓存去激活的方法,包括:基于包括电压和温度的高速缓存的操作条件来估计高速缓存的泄漏功率;基于高速缓存命中计数将该高速缓存的一个或多个区域识别为去激活的候选区域;和基于该泄漏功率和位于该计算系统的存储器层级结构中的高速缓存的下一级的存储器层级结构设备的带宽来调整该高速缓存的去激活区域的大小。