-
公开(公告)号：CN118860337A
公开(公告)日：2024-10-29
申请号：CN202411002457.6
申请日：2024-07-25
申请人： 上海华测导航技术股份有限公司
摘要： 本申请提供一种矩阵运算系统、矩阵运算方法、卫星导航方法及存储介质，涉及定位导航技术领域。该系统包括：矩阵运算加速器、总线、处理器和设置在矩阵运算加速器内部的内部存储器；总线连接矩阵运算加速器和处理器；矩阵运算加速器中设置有浮点运算单元阵列；处理器用于下发需要执行的目标任务以供矩阵运算加速器进行处理；矩阵运算加速器用于基于浮点运算单元阵列对目标任务的目标矩阵进行流水计算，得到计算数据。通过矩阵运算加速器中设置的浮点运算单元阵列对矩阵运算任务进行流水计算，并将各阶段的数据分别存储在对应的内部存储器中，能够降低矩阵运算的成本，提高矩阵运算的效率，从而提高定位导航系统的工作效率。
-
公开(公告)号：CN117762375B
公开(公告)日：2024-10-29
申请号：CN202311790497.7
申请日：2023-12-22
申请人： 摩尔线程智能科技(北京)有限责任公司
发明人： 请求不公布姓名
摘要： 本公开涉及数据处理方法、装置、计算装置、图形处理器和存储介质。该方法用于计算单元，计算单元包括运算单元和移位器，该方法包括：移位器获取运算单元输出的中间计算结果，中间计算结果为浮点数；移位器对中间计算结果的尾数进行移位处理，输出目标计算结果，目标计算结果中尾数的最低位为舍入操作对应的近似位，近似位用于运算单元对目标计算结果进行舍入操作。根据本申请实施例，可以使得运算单元处理压力降低，处理速度提高，提升了运算单元的计算效率，节省了硬件的计算资源和运算时间。
-
公开(公告)号：CN118409730B
公开(公告)日：2024-08-30
申请号：CN202410874640.9
申请日：2024-07-02
申请人： 沐曦科技(成都)有限公司
发明人： 周俊杰
摘要： 本发明涉及集成电路技术领域，尤其涉及一种基于三段式线性拟合的对数近似乘法器电路结构，包括第一变换电路、第二变换电路、对数编码加法器、反对数三段线性拟合变换电路和输出移位器；第一变换电路和第二变换电路均包括首位1检测电路、尾数获取电路、对数三段线性拟合变换电路和拼接电路；首位1检测电路分别与尾数获取电路和所述拼接电路相连接，尾数获取电路与对数三段线性拟合变换电路相连接，对数三段线性拟合变换电路与拼接电路相连接，对数编码加法器与拼接电路和反对数三段线性拟合变换电路相连接，反对数三段线性拟合变换电路和输出移位器相连接。本发明提高了近似乘法器电路结构的运算精度。
-
公开(公告)号：CN118400545A
公开(公告)日：2024-07-26
申请号：CN202410502128.1
申请日：2024-04-24
申请人： 安谋科技(中国)有限公司
发明人： 黄晓峰
摘要： 本申请涉及数据处理技术领域，公开了一种数据处理方法、电子设备、存储介质及程序产品。其中，数据处理方法包括：电子设备获取到待处理的N位二进制数据后，首先可以基于预先存储的M个布尔函数对应的程序或基于预先配置的M个布尔函数对应的逻辑电路，确定出待处理的N位二进制数据所对应的M位前导零计数结果。其中，M为前导零计数结果的二进制数据的位数，并且2M‑1≤N≤2M‑1。最后，电子设备基于前导零计数结果对N位二进制数据进行多媒体编码等数据处理。如此，有利于提高前导零计数的效率，从而提高电子设备对多媒体编解码等数据处理的处理效率。
-
公开(公告)号：CN118092853B
公开(公告)日：2024-07-19
申请号：CN202410510687.7
申请日：2024-04-26
申请人： 中科亿海微电子科技(苏州)有限公司
IPC分类号： G06F7/483
摘要： 本发明提供了基于RISC‑V浮点超越函数指令集扩展方法及装置，该装置包括：基于RISC‑V架构的处理器；所述处理器包括程序计数器、译码模块、多个执行单元、加载存储模块、寄存器堆、指令存储器和数据存储器；多个执行单元包括CORDIC单元和FPU单元；多个执行单元接收译码模块发送的指令控制信号，以执行超越函数的CORDIC浮点运算；CORDIC单元采用并行的浮点融合乘加、浮点加法、浮点乘法电路迭代结构；采用2行并行的浮点乘法电路缩放结构。本方案压缩了超越函数计算的指令数量，提高了编译速度，采用IEEE‑754标准的浮点数据格式，计算精度高，计算范围大。
-
公开(公告)号：CN118312136A
公开(公告)日：2024-07-09
申请号：CN202410444916.X
申请日：2024-04-12
申请人： 原粒(北京)半导体技术有限公司
IPC分类号： G06F7/556 , G06F7/483 , G06N3/0464 , G06N3/045 , G06N3/063 , G06F18/2415 , G06F18/2431
摘要： 本申请实施例提供了一种计算电路及人工智能加速器，涉及集成电路技术领域。该计算电路接收多个第一块浮点数，对多个第一块浮点数进行计算，获得多个第二块浮点数，其包括：第一计算单元、转换单元和第二计算单元；第一计算单元接收多个第一块浮点数，对多个第一块浮点数的尾数项进行计算，得到多个第一中间浮点数；转换单元将多个第一中间浮点数归一化为多个归一化尾数项；第二计算单元对多个归一化尾数项进行计算，获得多个第二中间浮点数，基于归一化尾数项将多个第二中间浮点数归一化为多个第二块浮点数。该计算电路降低了电路的逻辑复杂度与功耗，有效降低数据存储需求，解决了人工智能业务存储空间、带宽不足的问题。
-
公开(公告)号：CN118092852A
公开(公告)日：2024-05-28
申请号：CN202410510686.2
申请日：2024-04-26
申请人： 中科亿海微电子科技(苏州)有限公司
摘要： 本发明提供了一种应用于浮点处理器的CORDIC装置及浮点处理器，该CORDIC装置包括：输入选择单元、存储单元、控制单元、迭代单元、缩放单元以及输出选择单元；输入选择单元接收外界输入至CORDIC装置的新输入数据、指令控制信号以及迭代单元发送的迭代反馈数据；并将选择输出的数据发送至控制单元；控制单元连接存储单元、迭代单元及缩放单元；缩放单元将运算结果发送至输出选择单元；输出选择单元基于指令控制信号，对缩放单元发送过来的数据进行选择，并输出运算结果。本方案可计算多种类别的超越函数，计算精度高，计算范围大，且方便进行资源的复用。
-
公开(公告)号：CN114968170B
公开(公告)日：2024-05-14
申请号：CN202210729290.8
申请日：2022-06-24
申请人： 北京百度网讯科技有限公司
发明人： 付胜伟
IPC分类号： G06F7/483
摘要： 本公开提供了浮点数的定和生成方法、装置、电子设备、计算机可读存储介质及计算机程序产品，涉及芯片测试、集成电路、数据处理等人工智能技术领域。该方法的一具体实施方式包括：获取浮点数取值区间、目标定和值以及浮点数取值个数，并基于该目标定和值以及浮点数取值个数确定平均值，将该浮点数取值区间拆分为多个取值子区间，基于该取值子区间与该平均值的距离为各取值子区间配置对应的取值数量上限，其中，取值数量上限与该距离成反比，基于定和取值的方式，随机从该浮点数取值区间中提取该浮点数取值个数的浮点数。该实施方式可减缓定和方式下因浮点数取值趋近取值区间端点导致的数据分布离散，丰富浮点数的数据多样性。
-
公开(公告)号：CN117993028A
公开(公告)日：2024-05-07
申请号：CN202311853114.6
申请日：2023-12-28
申请人： 成都安易迅科技有限公司
摘要： 本公开提供了一种高精度浮点数存储方法、装置、电子设备以及存储介质，所述方法包括：在预设精度范围内随机生成第一浮点数；获取所述第一浮点数中指数部分的指数位、尾数部分的尾数位、符号位和小数点位置；并根据所述第一浮点数的第一进制信息确定第一进制存储位；根据所述小数点位置确定小数点索引位，并将所述第一浮点数的指数位、尾数位、第一符号位、小数点索引位以及第一进制存储位顺序存储在第一字符数组；将所述第一字符数组存储为目标业务的第一密钥。本公开实施例通过字符数组存储浮点数，提升了浮点数的存储精度，适用于对浮点数的精度要求较高的领域，如科学计算、金融、加密学和密码学等。
-
公开(公告)号：CN117931121A
公开(公告)日：2024-04-26
申请号：CN202410118097.X
申请日：2019-08-26
申请人： 英特尔公司
摘要： 本申请公开了用于使用操作的混合精度分解的较高精度计算的计算机处理器。本文中详述的实施例关于浮点值的算术操作。示例性处理器包括解码电路，该解码电路用于对指令解码，其中该指令指定多个操作数的位置，这些操作数的值按照浮点格式。示例性处理器进一步包括执行电路，该执行电路用于执行经解码的指令，其中执行包括：转换每个操作数的值，每个值被转换为多个较低精度的值，其中为每个操作数存储指数；在从多个操作数的值转换而来的较低精度的值之间执行算术操作；以及通过将来自算术操作的所得到的值转换为浮点格式来生成浮点值，并存储浮点值。
-
-
-
-
-
-
-
-
-
搜索结果
475 条记录 (耗时 0.028 秒)
