公开(公告)号：CN113287171B

公开(公告)日：2024-07-23

申请号：CN202080006519.4

申请日：2020-04-01

申请人： 西部数据技术公司

发明人： 张基莫 ,  刘燕宁

IPC分类号： G11C11/15 ,  G11C11/16

摘要： 本文公开一种设备(100)，所述设备包括可枢转地连接到近端处的枢轴柱(118)的致动器臂(116)。所述致动器臂(116)沿着第一轴线(B)从所述近端线性地延伸到远端。所述设备(100)还包括提升片(112)，所述提升片包括细长部件(402)。所述细长部件(402)包括：近端(408)，其联接到所述致动器臂的所述远端；以及远端(406)。所述细长部件(402)沿着第二轴线(A)从所述近端(408)线性地延伸到所述远端(406)。所述第二轴线(A)与所述第一轴线(B)相交以限定所述第一轴线(B)与所述第二轴线(A)之间的角度(204)。所述细长部件(402)的所述远端(406)被配置成在所述致动器臂(116)处于卸载位置时接合倾斜部件(108)以提升所述致动器臂(116)。

公开(公告)号：CN117995233A

公开(公告)日：2024-05-07

申请号：CN202211334018.6

申请日：2022-10-28

申请人： 长鑫存储技术有限公司

发明人： 王学伟

IPC分类号： G11C11/15 ,  G11C11/4097

摘要： 本公开实施例公开了一种半导体结构及存储器，其中，半导体结构包括：N个存储阵列片和N‑1个读出放大模块；N个存储阵列片沿第一方向依次排布；每个读出放大模块设置于每两个存储阵列片之间；每个存储阵列片包括：多个存储单元；其中，针对第2至N‑1个存储阵列片，其存储单元电连接到与其相邻的读出放大模块；针对第1个存储阵列片和第N个存储阵列片，其存储单元中的一部分电连接到与其不相邻的读出放大模块，其存储单元中的另一部分电连接到与其相邻的读出放大模块。本公开实施例能够避免存储单元的浪费，提高集成度。

公开(公告)号：CN113724769B

公开(公告)日：2023-11-21

申请号：CN202010461119.4

申请日：2020-05-27

申请人： 珠海南北极科技有限公司

发明人： 柯昱州

IPC分类号： G11C17/16 ,  G11C11/15 ,  G11C13/00 ,  H10B61/00 ,  H10N50/10

公开(公告)号：CN117079923A

公开(公告)日：2023-11-17

申请号：CN202311045599.6

申请日：2023-08-17

申请人： 季华实验室

发明人： 冯春 ,  徐秀兰 ,  黄意雅 ,  于广华

IPC分类号： H01F10/18 ,  H01F41/18 ,  G11C11/15 ,  H10B61/00 ,  H10N50/10 ,  H10N50/85

摘要： 本发明涉及存储器技术领域。本发明提供了一种垂直磁性多层膜及其制备方法、磁随机存储器。本发明的垂直磁性多层膜，铁磁金属层的材料为FeCx，即在制备Fe薄膜的过程中，插入适当碳原子，就能够同时获得高垂直磁各向异性的磁性薄膜，并且提高其热稳定性；本发明的垂直磁性多层膜的制备方法，在制备Fe薄膜的过程中，插入适当碳原子，就能够同时获得高垂直磁各向异性的磁性薄膜，并且提高其热稳定性。因此具有制备简单、控制方便的特点；而且，此方法不需要高成本的稀有金属或昂贵的附加装置，因此具有效率高、成本低等优点，适合应用于未来磁存储技术中。

公开(公告)号：CN116665728A

公开(公告)日：2023-08-29

申请号：CN202310229360.8

申请日：2023-03-10

申请人： 东南大学

发明人： 朱权海 ,  苏炯哲 ,  孟婧 ,  王子阳 ,  顾钫天 ,  边中鉴 ,  蔡浩

IPC分类号： G11C11/15 ,  G11C11/16

摘要： 本发明公开了一种用于磁性随机存储器的存内全加器电路，具有双工作模式：读出放大模式和存内计算CIM模式。对于数据读取，可以在低电压和低隧道磁阻率下获得高良率。对于存内逻辑运算，存储阵列同一列中任意两个存储单元的半加结果都可以通过一步运算得到，再结合外围电路，该方案可以形成一个全加器。通过重新设计存储器阵列的外围电路，可以构建一个多位全加器，相比纯逻辑电路，所提出的32位全加器可以降低25％的能耗。现阶段，基于非易失性存储器的存内计算是降低能耗和延迟的主要方案之一。

公开(公告)号：CN116456806A

公开(公告)日：2023-07-18

申请号：CN202310383848.6

申请日：2018-06-08

申请人： 联华电子股份有限公司

发明人： 朱中良 ,  陈建诚 ,  王裕平 ,  陈昱瑞

IPC分类号： H10N50/10 ,  G11C11/15

摘要： 本发明公开一种半导体元件，其主要包含一基底具有一阵列区域设于其上、一圈磁性隧穿接面(magnetic tunneling junction,MTJ)区域环绕该阵列区域、一间隙设于该阵列区域以及该圈MTJ区域之间以及多个金属内连线图案重叠部分该MTJ区域。其中该圈MTJ区域又包含一第一MTJ区域以及一第二MTJ区域沿着一第一方向延伸以及一第三MTJ区域以及一第四MTJ区域沿着一第二方向延伸。

公开(公告)号：CN110581213B

公开(公告)日：2023-05-12

申请号：CN201810586453.5

申请日：2018-06-08

申请人： 联华电子股份有限公司

发明人： 朱中良 ,  陈建诚 ,  王裕平 ,  陈昱瑞

IPC分类号： H10N50/10 ,  G11C11/15

摘要： 本发明公开一种半导体元件，其主要包含一基底具有一阵列区域设于其上、一圈磁性隧穿接面(magnetic tunneling junction,MTJ)区域环绕该阵列区域、一间隙设于该阵列区域以及该圈MTJ区域之间以及多个金属内连线图案重叠部分该MTJ区域。其中该圈MTJ区域又包含一第一MTJ区域以及一第二MTJ区域沿着一第一方向延伸以及一第三MTJ区域以及一第四MTJ区域沿着一第二方向延伸。

公开(公告)号：CN116018053A

公开(公告)日：2023-04-25

申请号：CN202211554183.2

申请日：2022-12-06

申请人： 中国科学院上海微系统与信息技术研究所

发明人： 郎莉莉 ,  董业民 ,  陈晓杰

IPC分类号： H10N59/00 ,  H10B61/00 ,  G11C11/15 ,  H03K19/02 ,  H03K19/20 ,  H03K19/21 ,  G06F15/78

摘要： 本发明涉及一种热辅助型磁性器件、存算一体阵列以及运算方法，其中，热辅助型磁性器件包括磁性器件和产热部件；所述产热部件环绕于所述磁性器件，且设置在靠近磁形器件的自由层且远离参考层的平面上；当磁性器件通入极性与磁性器件初始阻态匹配的写入电流且产热部件同时通电时，才能完成信息写入；产热部件通电后能够使自由层的磁矩更容易翻转，但不足以影响参考层的磁矩状态，同时产热部件产生的磁场不影响自由层和参考层磁矩翻转。本发明能够在同一电路架构下实现信息低功耗非易失性存储和多种高速逻辑计算，降低芯片功耗和成本，提高整体计算能力。

公开(公告)号：CN115568273A

公开(公告)日：2023-01-03

申请号：CN202211213418.1

申请日：2017-04-14

申请人： TDK株式会社

发明人： 佐佐木智生

IPC分类号： H10N50/10 ,  H10N52/85 ,  G11C11/15 ,  G11C11/56

摘要： 本发明所涉及的磁壁利用型模拟存储元件(100)具备：磁壁驱动层(1)，具有磁壁(DW)、第1区域(1a)、第2区域(1b)、位于第1区域与第2区域之间的第3区域(1c)；磁化固定层(5)，经由非磁性层(6)被设置于第3区域；下部电极层(4)，在第3区域的设置有磁化固定层的第1面的相反的第2面上被设置于从俯视图看与磁化固定层相重叠的位置。

公开(公告)号：CN115497530A

公开(公告)日：2022-12-20

申请号：CN202210319565.0

申请日：2022-03-29

申请人： 台湾积体电路制造股份有限公司

发明人： 张盟昇 ,  黄家恩 ,  李谷桓

IPC分类号： G11C11/15 ,  G11C11/16

摘要： 提供了一种记忆体装置及其操作方法与在其中执行读取操作的方法。记忆体装置的操作方法包括：第一地址经解码以选择记忆体装置的位元线。第二地址经解码以选择记忆体装置的字元线。将字元线电压施加于被选字元线。将位元线电压施加于被选位元线。将第一偏置电压施加于复数个未被选字元线中的每一者，这些未被选字元线连接至除了一个记忆体单元之外的连接至被选位元线的复数个记忆体单元，该记忆体单元连接至被选位元线及被选字元线两者。