公开(公告)号：CN119517898A

公开(公告)日：2025-02-25

申请号：CN202311639470.8

申请日：2023-11-30

Applicant: 南亚科技股份有限公司

Inventor： 李维中

IPC: H01L23/525 ,  H01L23/522 ,  H01L21/768 ,  H10B12/00 ,  H10B10/00 ,  H10B20/25

Abstract: 本申请提供一种半导体元件及其制备方法。该半导体元件包括一基底、一阱区、一熔丝介质、一栅极电极、一熔丝掺杂区、一源极及漏极(S/D)区，以及一电阻改性掺杂区。该阱区位于该基底内，具有一第一导电类型。该熔丝介质设置于该基底上。该栅极电极设置于该熔丝介质上。该熔丝掺杂区位于该栅极电极下，具有不同于该第一导电类型的一第二导电类型。该S/D区相邻于具有该第二导电类型的该熔丝掺杂区。该电阻改性掺杂区具有该第二导电类型，并与该熔丝掺杂区部分重叠。

公开(公告)号：CN112838071B

公开(公告)日：2025-02-11

申请号：CN201911166606.1

申请日：2019-11-25

Applicant: 长鑫存储技术有限公司

Inventor： 吴秉桓

IPC: H01L23/525 ,  H10B20/25

Abstract: 本申请涉及一种反熔丝结构及其制备方法以及包括该反熔丝结构的可编辑存储器。该反熔丝结构包括：第一掺杂区和至少部分形成于第一掺杂区内的第二掺杂区；隔离层，形成于第一掺杂区和部分第二掺杂区上，隔离层具有暴露第二掺杂区的窗口；栅极结构，包括叠设的熔丝介质层和栅导电层，熔丝介质层通过窗口与第二掺杂区接触；第一电极，与栅导电层接触；第二电极，依次穿透栅极结构和隔离层并与第二掺杂区接触，第二电极和栅极结构之间通过隔离垫片电隔离。通过将第二掺杂区设于栅极结构下方并使第二电极贯穿栅极结构以与第二掺杂区接触，可以减小反熔丝结构的占据面积，提高器件的集成度。

公开(公告)号：CN113611684B

公开(公告)日：2025-01-28

申请号：CN202110464090.X

申请日：2021-04-28

Applicant: 南亚科技股份有限公司

Inventor： 丘世仰

IPC: H01L23/525 ,  H10D89/10 ,  H10B20/25

Abstract: 本发明公开了一种半导体结构及半导体布局结构，半导体布局结构包含基板、多个栅极结构及多个导电结构。基板包含沿第一方向延伸的多个主动区，其中多个主动区通过隔离结构彼此分隔。多个栅极结构沿垂直于第一方向的第二方向构横跨多个主动区，其中每个主动区包含一对源极/漏极部分位于栅极结构的相对侧。多个导电结构嵌入在隔离结构的第一部分中，其中隔离结构设置在第一方向上相邻的多个主动区之间，多个导电结构沿第二方向延伸，并通过隔离结构与源极/漏极部分分隔。借此，本发明的半导体布局结构可以减小单位单元的尺寸，从而达到高装置密度。

公开(公告)号：CN119361567A

公开(公告)日：2025-01-24

申请号：CN202411473231.4

申请日：2024-10-21

Applicant: 珠海创飞芯科技有限公司

Inventor： 贾宬 ,  李弦 ,  王志刚

IPC: H01L23/525 ,  H01L21/768 ,  H10B20/25 ,  G11C17/16

Abstract: 本申请公开了一种电子熔丝及其制造方法、一种固态存储器，可用于半导体器件领域，该电子熔丝包括：依次堆叠的硅衬底、浅沟槽隔离氧化物层以及多晶硅栅极；多晶硅栅极包括第一离子掺杂区域、第二离子掺杂区域和高阻区域；高阻区域位于第一离子掺杂区域和第二离子掺杂区域之间。由此，在多晶硅栅极中形成第一离子掺杂区域、第二离子掺杂区域和高阻区域，高阻区域的电阻大于第一离子掺杂区域和第二离子掺杂区域，既可以使得eFuse编程后呈现高阻状态，又可以通过控制高阻区域的大小，使eFuse编程后的电阻值可以处于较为稳定的区间，从而确保数据读取的准确性和长期可靠性。

公开(公告)号：CN112655088B

公开(公告)日：2025-01-17

申请号：CN201980058429.7

申请日：2019-06-26

Applicant: 华为技术有限公司

Inventor： 顾识群

IPC: H01L23/525

Abstract: 一种多芯片模块包括第一集成电路(integrated circuit，IC)晶粒和第二IC晶粒。所述第一IC晶粒包括第一键合焊盘的阵列、多个第一码组电路，以及所述多个第一码组电路与所述第一键合焊盘的阵列之间的第一交织互连，所述第一交织互连包括第一交织图案，所述第一交织图案使得来自不同码组电路的数据耦合到相邻的第一键合焊盘。所述第二IC晶粒包括电耦合到所述第一键合焊盘的阵列的第二键合焊盘的阵列、多个第二码组电路，以及所述多个第二码组电路与所述第二键合焊盘的阵列之间的第二交织互连，所述第二交织互连包括第二交织图案，所述第二交织图案使得来自不同码组的数据耦合到相邻的第二键合焊盘。

公开(公告)号：CN111627912B

公开(公告)日：2025-01-10

申请号：CN202010526137.6

申请日：2020-06-09

Applicant: 杰华特微电子股份有限公司

Inventor： 王炜槐

IPC: H10B20/25 ,  H01L23/525

Abstract: 本发明提出了一种保险丝结构，包括一编程晶体管以及一第一接触孔，编程晶体管包括：一衬底；一第一阱区，配置在衬底上；一第一电极区，配置于第一阱区上；一第二电极区，配置于第一阱区上，与第一电极区相对设置；一控制电极，配置于第一电极区、第二电极区间，用于接收一控制信号，以控制第一电极区与第二电极区电连接；第一接触孔，用以配置为保险丝接触孔，设置在编程晶体管的第一电极区上。本发明的保险丝结构及存储单元，由于保险丝结构只需要一个晶体管，不需要多晶硅电阻，即能实现编程与读取，由于没有了多晶硅电阻，不仅减小了编程时通路的阻抗，还可以进一步缩小编程晶体管的尺寸，同时减少了存储单元的整体面积。

公开(公告)号：CN119255602A

公开(公告)日：2025-01-03

申请号：CN202311242962.3

申请日：2023-09-25

Applicant: 南亚科技股份有限公司

Inventor： 丘世仰

IPC: H10B20/25 ,  H01L23/525

Abstract: 本公开提供一种半导体元件结构及其制备方法。该半导体元件结构包括一基底、一熔丝结构以及一第一字元线。该熔丝结构包括一熔丝电极，设置在该基底内。该第一字元线电性耦接到该熔丝结构。该第一字元线设置在该基底内，并与该熔丝结构的该熔丝电极间隔开。该熔丝电极具有一侧表面，朝向该第一字元线突伸。

公开(公告)号：CN119108371A

公开(公告)日：2024-12-10

申请号：CN202311044523.1

申请日：2023-08-18

Applicant: 南亚科技股份有限公司

Inventor： 陈奕儒

IPC: H01L23/525 ,  H10B20/25 ,  H01L29/51

Abstract: 本发明提供一种利用铁电特性的反熔丝装置，包含主动区及栅极结构，所述主动区包括源极区、与所述源极区横向隔开的漏极区及位在所述源极区和所述漏极区之间的通道，所述栅极结构包含形成于所述通道上的铁电层及形成于所述铁电层上的栅极电极。借由通过向所述栅极电极施加电压和向所述源极区与所述漏极区中至少一个施加电压，使所述铁电层内建立永久极化电场，进而产生沿着所述通道的传导路径，来执行所述反熔丝装置的编程操作。经由所述编程操作，所述反熔丝装置可以在临界电压降低、甚至在施加到所述栅极电极电压为零偏压时轻易打开。

公开(公告)号：CN119028943A

公开(公告)日：2024-11-26

申请号：CN202310576585.0

申请日：2023-05-18

Applicant: 长鑫存储技术有限公司

Inventor： 侯闯明

IPC: H01L23/525 ,  H10B12/00

Abstract: 本公开实施例提供一种反熔丝结构、反熔丝阵列及其操作方法、存储器，其中，反熔丝结构包括：形成于有源区表面、且依次间隔排布的第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构；第一栅极结构包括第一栅介质层和第一栅导电层；第二栅极结构包括第二栅介质层和第二栅导电层；第三栅极结构包括第三栅介质层和第三栅导电层；第四栅极结构包括第四栅介质层和第四栅导电层；其中，第一栅介质层在第三方向上的尺寸小于第二栅介质层在第三方向上的尺寸，第一栅导电层与第二栅导电层在有源区的外侧相互电连接；第四栅介质层在第三方向上的尺寸小于第三栅介质层在第三方向上的尺寸，第四栅导电层与第三栅导电层在有源区的外侧相互电连接。

公开(公告)号：CN119008585A

公开(公告)日：2024-11-22

申请号：CN202310554224.6

申请日：2023-05-15

Applicant: 长鑫存储技术有限公司

Inventor： 廖淼

IPC: H01L23/525 ,  H10B20/25 ,  G11C17/16 ,  G11C17/18

Abstract: 本公开实施例涉及半导体领域，提供一种反熔丝阵列结构、编程方法、读取方法和存储器，反熔丝阵列结构包括：位于基底上多个反熔丝集成单元；反熔丝集成单元包括：第一反熔丝单元和第二反熔丝单元；第一反熔丝单元包括第一选择晶体管和第一反熔丝器件；第二反熔丝单元包括第二选择晶体管和第二反熔丝器件；第一选择晶体管与第二选择晶体管共用第三掺杂区；字线沿第一方向延伸，每条字线与至少一行反熔丝集成单元中的第一选择晶体管的栅极和/或第二选择晶体管的栅极连接；位线沿第二方向延伸，每条位线与同一列反熔丝集成单元中的第三掺杂区电连接；第一方向与第二方向相交。本公开实施例至少可以提高反熔丝阵列结构的性能和集成度。