利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

287 条记录 (耗时 0.024 秒)

    具有新型栅极电容拓扑结构的器件堆叠
    1.
    发明授权
    具有新型栅极电容拓扑结构的器件堆叠 有权

    公开(公告)号：CN110546882B

    公开(公告)日：2024-08-20

    申请号：CN201880023097.4

    申请日：2018-04-02

    申请人： 派赛公司

    发明人： 雅罗斯瓦夫·亚当斯基

    IPC分类号： H03F1/22

    摘要： 描述了用于实际实现包括作为RF放大器工作的晶体管的堆叠的集成电路的系统、方法和设备。随着堆叠高度增加，用于提供在放大器的输出端处的RF电压在堆叠之上的期望分布的栅极电容器的电容值可以降低到接近该集成电路中存在的寄生/杂散电容值的值，这可能会使集成电路的实际实现变得困难。将堆叠中的一个晶体管的栅极处的RF栅极电压耦接至堆叠中的不同晶体管的栅极，可以允许不同晶体管的栅极电容器的电容值的增加，以根据期望分布在不同晶体管的栅极处获得RF电压。

    低噪声放大器(LNA)输入阻抗调整电路
    3.
    发明公开
    低噪声放大器(LNA)输入阻抗调整电路 审中-实审

    公开(公告)号：CN118140409A

    公开(公告)日：2024-06-04

    申请号：CN202280070283.X

    申请日：2022-10-24

    申请人： 高通股份有限公司

    发明人： A·侯赛因 ,  G·克帕塞里 ,  M·瓦拉巴尼尼

    IPC分类号： H03F1/22 ,  H03F1/34 ,  H03F3/195

    摘要： 本公开的各方面提供了一种被配置为调整诸如低噪声放大器(130)之类的放大器的输入阻抗的电路(810)。在某些方面，该电路(810)耦合到节点(X)，其中该节点(X)在该放大器(130)的第一晶体管(410)与第二晶体管(420)之间。该电路可包括串联耦合的电感器(Lf)和电容器(Cf)，其中该电感器(Lf)通过负磁耦合(M)与该放大器(130)的一个或多个负载电感器(Ld)耦合。

    具有改善的回波损耗和增益模式失配的放大器
    4.
    发明授权
    具有改善的回波损耗和增益模式失配的放大器 有权

    公开(公告)号：CN109845095B

    公开(公告)日：2024-01-30

    申请号：CN201780064779.5

    申请日：2017-08-30

    申请人： 天工方案公司

    发明人： J·李

    IPC分类号： H03F3/193 ,  H03F1/56 ,  H03F1/22

    摘要： 本文公开了具有在不同偏置电流上变化的输入阻抗的信号放大器。信号放大器包括具有多个可切换的放大支路的增益级，每个可切换的放大支路能够被激活以使得激活的放大支路中的一个或多个提供对输入阻抗的目标调整。另外，本文公开了具有可变增益级的信号放大器，该可变增益级配置为提供多个增益水平，其导致由可变增益级呈现给各个信号的不同输入阻抗值。可变增益级可以包括多个可切换的放大支路，其提供对各个输入阻抗值的目标调整。可变增益级可以包括多个可切换的电感元件，其配置为被激活以提供对各个输入阻抗值的目标调整。

    放大电路
    5.
    发明授权
    放大电路 有权

    公开(公告)号：CN112106293B

    公开(公告)日：2024-01-02

    申请号：CN201980031795.3

    申请日：2019-05-15

    申请人： 株式会社村田制作所

    发明人： 渡边大介 ,  别府伸耕

    IPC分类号： H03F1/22 ,  H03F3/193 ,  H03F3/68

    摘要： 放大电路(1)具备：FET(10)，具有源极端子(S1)、漏极端子(D1)、栅极端子(G1)；FET(20)，具有源极端子(S2)、漏极端子(D2)、栅极端子(G2)，并与FET(10)并联连接；FET(30)，具有与漏极端子(D1以及D2)连接的源极端子(S3)、漏极端子(D3)、以及栅极端子(G3)，并与FET(10以及20)进行共源共栅连接；以及反馈电路(21以及22)，将从源极端子(S2)或漏极端子(D2)输出的高频信号反馈到栅极端子(G2)，将FET(20)的栅极宽度W2除以FET(20)的栅极长度L2的值W2/L2比将FET值W1/L1小。(10)的栅极宽度W1除以FET(10)的栅极长度L1的

    功率放大电路
    6.
    发明授权
    功率放大电路 有权

    公开(公告)号：CN113225023B

    公开(公告)日：2023-12-19

    申请号：CN202011532387.7

    申请日：2020-12-22

    申请人： 株式会社村田制作所

    发明人： 榎本纯 ,  渡边一雄 ,  田中聪 ,  田中佑介 ,  伊藤真音

    IPC分类号： H03F1/22

    摘要： 本发明提供一种抑制高频信号的失真的功率放大电路。包含功率放大器和调整电路，功率放大器包含：第1晶体管，第1端子与基准电位电连接，在第2端子被输入第1电流，并且被输入高频信号，第3端子经由第1电感器与第1电源电位电连接；电容器，一端与第1晶体管的第3端子电连接；以及第2晶体管，第1端子与电容器的另一端电连接，并且经由第2电感器与基准电位电连接，在第2端子被输入第2电流，并且与基准电位电连接，第3端子经由第3电感器与第1电源电位电连接，从第3端子输出高频输出信号，调整电路将与第1电源电位或第2电源电位相应的第3电流输出到第2晶体管的第2端子。

    双电压切换分支低噪声放大器架构
    7.
    发明公开
    双电压切换分支低噪声放大器架构 审中-公开

    公开(公告)号：CN117136496A

    公开(公告)日：2023-11-28

    申请号：CN202280026373.9

    申请日：2022-02-18

    申请人： 派赛公司

    发明人： 迈尔斯·萨内 ,  埃姆雷·艾兰哲 ,  帕尔韦兹·达鲁瓦拉

    IPC分类号： H03F1/22

    摘要： 提出了用于关断多分支级联放大器的分支的方法和电路布置。耦合至分支的第一开关布置和第二开关布置允许关断分支，同时保护分支的晶体管免受可能大于晶体管的可容许电压的供电电压的影响。第一开关布置包括与分支的晶体管串联连接的基于晶体管的开关。第一开关布置在分支的断开状态期间降低供电电压，并且在分支的接通状态期间为通过分支的电流提供传导路径。电阻器和分流开关耦合至基于晶体管的开关的栅极，以在分支的接通状态和断开状态期间减小基于晶体管的开关对耦合至分支的RF信号的寄生耦合效应。