摘要:
La présente invention concerne un dispositif de conversion CONV, muni d'une tension d'entrée symétrique Vin en une tension de sortie asymétrique Vout, comprenant :
. un module transconductance TCM destiné à délivrer un courant itcm dont la valeur est liée à celle de la tension d'entrée Vin, et . un module résistif RM destiné à transformer le courant itcm en une tension Vout référencée par rapport à un potentiel prédéterminé.
Selon l'invention, le module transconductance TCM comporte une paire différentielle (Q1, Q2), recevant la tension d'entrée Vin, et des moyens de soustraction SUB destinés à recevoir les courants de collecteur issus de la paire différentielle (Q1, Q2), et à délivrer un courant itcm représentatif de la différence entre lesdits courants.
Applications : interface de circuits intégrés avec un circuit imprimé au sein d'appareils de radio-téléphonie.
摘要:
A post-assembly trim of a monolithic IC is set forth wherein selected package pins can be employed to address the on-chip trim circuit. Then, after the trim is completed, the circuit is addressed to provide a disconnect of the coupling between the trim pins and the post assembly trim circuit of the IC, while leaving the pins fully usable for other purposes. This means that following the post-assembly trim the trim pins cannot accidentally be employed for further trimming and the packaged IC is user-proof. A circuit that employs zener zapping for both trimming and disconnect is detailed and the invention is clearly usable for plastic encapsulated devices. However, when cavity containing packages are involved it is shown that a combination of zener zapping and fuse blowing can be employed.
摘要:
Circuit amplificateur différentiel régénateur de signaux complémentaires analogiques de faible amplitude, incluant:
- une paire différentielle de transistors à effet de champ (T,,T 2 ) dont les sources communes sont connectées à une première tension d'alimentation V ss à travers une charge (R 3 ); - une paire de charges (R 1 , R 2 ) connectées respectivement au drain de chaque transistor de la paire différentielle (T,, T 2 ) et à une seconde alimentation (v DD ); - un circuit régérateur de niveau comprenant une paire de diodes (D 1 , D 2 ) prelevant les signaux respectivement au drain de chaque transistor de la paire différentielle (T 1 , T 2 ), caractériséen ce que les signaux transportés par les diodes (D 1 , D 2 ) sont appliqués respectivement sur le transistor bas (T, o , T 20 ) d'une paire d'étages PUSH-PULL, dont le transistor haut (T 11 , TR,) reçoit directement le signal prélevé sur le drain du transistor opposé de la paire différentielle (T,, T 2 ), la source des transistors bas (T 10 , T 2o ) des étages PUSH-PULL étant portée à la masse et le drain du transistor haut (T 11 ,TR 1 ) de ces étages étant porté au second potentiel d'alimentation V DD , les sorties complémentaires amplifiées étant disponibles aux points milieux (11,21) des étages PUSH-PULL.
Application: régénération de signaux complémentaires analogiques de faible amplitude et de valeur continue moyenne va-riable pour mémoires statiques.
摘要:
Ein integrierbarer Differenzverstärker besteht aus einem ersten (S11,S12) und einem zweiten (S22,S21) Verstärkerast mit jeweils einem CMOS-Inverter, der in Serie zwischen zwei Stromquellen-Feldeffekttransistoren (Q11, Q12 bzw. Q21, Q22) geschaltet ist. Die Gate-Elektroden (G) der Stromquellen-Feldeffekttransistoren sind miteinander verbunden und an den Mittelabgriff des im ersten Verstärkerast (S12,S11) angeordneten CMOS-Inverters angeschlossen. Durch Dimensionierung der verwendeten Transistoren kann eine äußerst geringe Gleichtaktverstärkung des Differenzverstärkers erzielt werden.
摘要:
Dispositif semiconducteur comprenant un amplificateur différentiel à deux étages, ayant une première paire différentielle de transistors couplés par leur source, recevant chacun un signal d'entrée, et une seconde paire différentielle de transistors couplés par leur source, recevant chacun la sortie d'une des branches de la première paire différentielle, et fournissant chacun une sortie. Dans l'amplificateur, chaque branche de la deuxième paire différentielle est mise en série avec une branche de la première paire différentielle, de manière à former deux sous-circuits incluant chacun un transistor de la première paire et sa charge, et un transistor de la deuxième paire et sa charge, pour que les deux transistors de chaque sous-circuit partagent le même courant. Application : Télécommunications.
摘要:
Ein integrierbarer Differenzverstärker besteht aus einem ersten (S11,S12) und einem zweiten (S22,S21) Verstärkerast mit jeweils einem CMOS-Inverter, der in Serie zwischen zwei Stromquellen-Feldeffekttransistoren (Q11, Q12 bzw. Q21, Q22) geschaltet ist. Die Gate-Elektroden (G) der Stromquellen-Feldeffekttransistoren sind miteinander verbunden und an den Mittelabgriff des im ersten Verstärkerast (S12,S11) angeordneten CMOS-Inverters angeschlossen. Durch Dimensionierung der verwendeten Transistoren kann eine äußerst geringe Gleichtaktverstärkung des Differenzverstärkers erzielt werden.
摘要:
A gallium arsenide differential amplifier is compensated against temperature and process induced variations so as to provide phase and amplitude matched differential output signals centered about an internal GaAs reference voltage. Compensation of the amplifier is effected by one or more current sources which are adjustably responsive to the dynamic common mode level of the output signals. The resultant amplifier provides a high common mode rejection ratio and facilitates implementation of otherwise impracticable differential GaAs circuit topologies.
摘要:
A gallium arsenide differential amplifier is compensated against temperature and process induced variations so as to provide phase and amplitude matched differential output signals centered about an internal GaAs reference voltage. Compensation of the amplifier is effected by one or more current sources which are adjustably responsive to the dynamic common mode level of the output signals. The resultant amplifier provides a high common mode rejection ratio and facilitates implementation of otherwise impracticable differential GaAs circuit topologies.