公开(公告)号：EP1003288A1

公开(公告)日：2000-05-24

申请号：EP99309230.3

申请日：1999-11-19

申请人： TriQuint Semiconductor, Inc.

发明人： Davenport, William H.

IPC分类号： H03K19/094 ,  H03K19/017

CPC分类号： H03K19/01721 ,  H03K19/09436

摘要： A logic circuit output stage includes a first transistor with a first terminal that receives the first logic output signal and a third terminal coupled to a first output node. A second transistor has a first terminal coupled to the first terminal of the first transistor. A third transistor has a first terminal that receives the second logic output signal and a third terminal coupled to a second output node. A fourth transistor has a first terminal coupled to a third terminal of the second transistor and a second terminal coupled to the second output node. An impedance is connected between the third terminal of the second transistor and the first output node. In this output stage, the second transistor provides a transient signal to the first terminal of the fourth transistor in response to a transition in the first logic output signal. The fourth transistor provides a temporary change in the current flowing through the second output node in response to the transient signal received from the second transistor. The temporary current change provided by the fourth transistor allows faster charging or discharging of capacitive loads on the second output node, thereby producing a faster output slew rate. Moreover, the faster output slew rate is produced without significantly increasing either the integrate circuit chip area or the power consumed by the output stage.

摘要翻译： 逻辑电路输出级包括具有接收第一逻辑输出信号的第一端子和耦合到第一输出节点的第三端子的第一晶体管。 第二晶体管具有耦合到第一晶体管的第一端子的第一端子。 第三晶体管具有接收第二逻辑输出信号的第一端子和耦合到第二输出节点的第三端子。 第四晶体管具有耦合到第二晶体管的第三端子的第一端子和耦合到第二输出节点的第二端子。 阻抗连接在第二晶体管的第三端子和第一输出节点之间。 在该输出级中，响应于第一逻辑输出信号的转变，第二晶体管向第四晶体管的第一端提供瞬态信号。 响应于从第二晶体管接收的瞬态信号，第四晶体管提供流过第二输出节点的电流的暂时变化。 由第四晶体管提供的临时电流变化允许更快地对第二输出节点上的电容性负载进行充电或放电，从而产生更快的输出转换速率。 此外，产生更快的输出转换速率，而不会显着增加集成电路芯片面积或输出级消耗的功率。

公开(公告)号：EP0249665B1

公开(公告)日：1992-03-11

申请号：EP86308725.0

申请日：1986-11-10

申请人： TEKTRONIX INC.

发明人： Caspell, George J.

IPC分类号： H03K5/135 ,  H03K3/03

CPC分类号： H03K5/133 ,  H03K3/03 ,  H03K19/09436 ,  H03K2005/00071 ,  H03K2005/00195 ,  H03K2005/00208 ,  H03K2005/00228 ,  Y10S331/03

公开(公告)号：EP0464524A1

公开(公告)日：1992-01-08

申请号：EP91110273.9

申请日：1991-06-21

申请人： SUMITOMO ELECTRIC INDUSTRIES, LTD.

发明人： Hirakata, Noriyuki, c/o Yokohama Works

IPC分类号： H03K19/094 ,  H03K19/003

CPC分类号： H03K19/09436 ,  H03K3/356034 ,  H03K19/00361 ,  H03K19/01707

摘要： A current-switching type compound semiconductor logic circuit which is high in an operating speed and low in power consumption. Voltage stabilizing transistors (25,26) are provided to the logic circuit so that voltage signal which are in-phase with the gates of driving transistors (21,22) and has a mean electric potential higher than that of the same by a predetermined value is applied to the gate thereof. The voltage stabilizing transistors (25,26) act as a buffer to prevent electric potential of the driving transistors (21,22) from fluctuating. As a result, it is possible to secure stable outputs in which the distortion of a waveform or the fluctuation of a cross point due to a jitter is hardly generated.

摘要翻译： 电流开关型复合半导体逻辑电路，其工作速度高，功耗低。 电压稳定晶体管（25,26）被提供给逻辑电路，使得电压信号与驱动晶体管（21,22）的栅极同相并且具有高于预定值的平均电位 被施加到其门。 稳压晶体管（25,26）充当缓冲器，以防止驱动晶体管（21,22）的电位波动。 结果，可以确保稳定的输出，其中几乎不产生波形失真或由于抖动引起的交叉点的波动。

公开(公告)号：EP0154501A3

公开(公告)日：1987-09-30

申请号：EP85301313

申请日：1985-02-27

申请人： FUJITSU LIMITED

发明人： Suyama, Katsuhiko

IPC分类号： H03K19/094

CPC分类号： H03K19/01707 ,  H03K19/09436

摘要： A logic circuit includes a pair of transistors formed by junction type or Schottky barrier type field effect transistors (Q,, Q 2 ), a constant current electric source (Q 3 ) connected to a common source terminal of the field effect transistor (Q 1 ,Q 2 ), and a pair of load elements (R 1 , R 2 ) respectively connected between each drain terminal of the field effect transistors (Q 1 , Q 2 ) and an electric source (V DD ). A clamp circuit (D 1 ,D 2 ) is connected between the drain terminals of the pair of field effect transistors.

摘要翻译： 逻辑电路包括由结型或肖特基势垒型场效应晶体管（Q1，Q2）形成的一对晶体管，与场效应晶体管（Q1，Q2）的公共源极连接的恒流源（Q3） 以及分别连接在场效应晶体管（Q1，Q2）的每个漏极端子和电源（VDD）之间的一对负载元件（R1，R2）。 钳位电路（D1，D2）连接在一对场效应晶体管的漏极端子之间。

公开(公告)号：EP0374929B1

公开(公告)日：1998-03-25

申请号：EP89123685.3

申请日：1989-12-21

申请人： THE DOW CHEMICAL COMPANY

发明人： Kruper, William, J. Jr.

IPC分类号： C07D257/02 ,  C07D259/00 ,  C07D255/02

CPC分类号： C07D403/06 ,  C07D257/02 ,  C07D259/00 ,  C07D487/08 ,  H03K3/3565 ,  H03K19/09436

公开(公告)号：EP0439203A3

公开(公告)日：1991-08-28

申请号：EP91105272.8

申请日：1986-11-10

申请人： TEKTRONIX INC.

发明人： Caspell, George J.

IPC分类号： H03K5/13 ,  H03K3/03 ,  H03K19/0952

CPC分类号： H03K3/03 ,  H03K5/133 ,  H03K19/09436 ,  H03K2005/00071 ,  H03K2005/00195 ,  H03K2005/00208 ,  H03K2005/00228

摘要： A delay circuit (14) of the type having current tree (60) for selectively applying a current source (66) to either a first (62) or a second (64) circuit node in response to the state of an input signal (Vin), the circuit nodes being resistively coupled (76, 78) to a first voltage source (Vdd) and providing an output signal (V3, V4) delayed from the input signal according to a delay response, the delay circuit being characterized by:
   a first capacitance circuit (102, 108, 120) coupled between a second variable magnitude voltage source (Vc) and the first circuit node; and
   a second capacitance circuit (100, 104, 118) coupled between the second variable magnitude voltage source and the second circuit node, the capacitances of the first and second capacitance circuits varying according to the magnitude of the second variable magnitude voltage source, the first and second capacitance circuits determining the delay response for the delay circuit.

公开(公告)号：EP0354241A1

公开(公告)日：1990-02-14

申请号：EP89902427.0

申请日：1989-01-17

申请人： HONEYWELL INC.

发明人： VU, Tho, T. ,  TRAN, Danh, N.

IPC分类号： H03K19 ,  H03K3

CPC分类号： H03K3/3565 ,  H03K19/09436

摘要： Un circuit d'unité logique à transistors à effet de champ couplés à une source de rétro-action comporte une tension de référence interne fournie par la sortie de l'un des transistors à effet de champ d'une paire de transistors à effet de champ, connectés via un transistor à effet de champ suiveur de source à l'entrée de l'autre transistor à effet de champ de la paire. Les circuits d'une unité logique couplée à une source de rétro-action présente par rapport aux circuits des unités logiques à transistors à effet de champ couplées à une source connues des avantages dus à une densité supérieure de fonctions pour une surface donnée de circuits intégrés, une dérivation de tension inférieure lors de changements de température, un gain de tension supérieur, une marge de bruit supérieure et une charge de sortance supérieure. La sortie de l'un des transistors à effet de champ est connectée via un transistor à effet de champ suiveur de source à l'entrée de l'autre transistor à effet de champ de la paire.

公开(公告)号：EP0237094A1

公开(公告)日：1987-09-16

申请号：EP87200246.4

申请日：1987-02-17

申请人： LABORATOIRES D'ELECTRONIQUE PHILIPS ,  Philips Electronics N.V.

发明人： Chantepie, Bernard

IPC分类号： H03K19/094 ,  H03K19/173

CPC分类号： H03K19/09436 ,  H03K19/018542 ,  H03K19/1735

摘要： Dispositif semiconducteur du type réseau de portes élémentaires prédiffusé pour constituer un circuit intégré dit circuit à la demande, réalisé selon une technologie de circuit intégré sur arséniure de gallium, caractérisé en ce que les portes élémentaires qui contituent les éléments du réseau prédiffusé réalisent les fonctions OU/NON-OU en logique dite SCFL et constituent à la fois des portes internes (PI) pour le circuit à la demande et des portes externes (PE) compatibles avec la logique dite ECL pour connecter directement le circuit ainsi formé à un dispositif semiconducteur extérieur réalisé dans ladite logique ECL.
Aoolication : Fabrication de "circuits à la demande" ultra-ultrarapides réalisés sur arséniure de gàllium, en outre compatibles avec les circuits ECL.

公开(公告)号：EP0200230A3

公开(公告)日：1987-04-08

申请号：EP86106035

申请日：1986-05-02

申请人： NEC CORPORATION

发明人： Hirayama, Hiromitsu

IPC分类号： H03K19/094

CPC分类号： H03K19/018542 ,  H03K19/09436

摘要： A gallium arsenide integrate circuit device having compatibility with a silicon emitter-coupled logic device is disclosed. the gallium arsenide integrated circuit device includes a plurality of transistors constituting a logic circuit and an output transistor driving an externally provided load in response to an output of the logic circuit. The output transistor has its threshold voltage that is larger in absolute value than the threshold voltages of the remaining transistor, so that an output signal having the ECL level is produced without sacrificing a power consumption and a semiconductor chip area.

公开(公告)号：EP0199287A3

公开(公告)日：1987-04-01

申请号：EP86105295

申请日：1986-04-16

申请人： DIGITAL EQUIPMENT CORPORATION

发明人： Yang, Ji Leon ,  Zeh, Joseph P.

IPC分类号： H03K19/094 ,  H03K03/356

CPC分类号： H03K19/09436 ,  H03K3/356034

摘要： A source follower current steering logic circuit useful in, for example, fabricating digital integrated logic circuits using gallium arsenide and current mode logic switches. The circuit includes an input logic network which includes level shifting networks to generate output signals having assertion levels of different voltage levels and a reference voltage logic network having a similar level shifting network for generating reference voltages relative to the voltage levels of the assertion levels of the output signals from the input logic network. A logic tree includes current mode logic switches for receiving the output signals from the input logic network and the reference voltage generating network to perform selected logic operations the output signals. The output signals are taken from the logic tree. A top load clamps the output signals to selected voltage levels.