利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

30 条记录 (耗时 0.011 秒)

    Transistor à effet de champ compact avec contre-électrode et procédé de réalisation
    13.
    发明公开
    Transistor à effet de champ compact avec contre-électrode et procédé de réalisation 审中-公开
    Kompakter Feldeffekttransistor mit Gegenelektrode，und Herstellungsverfahren

    公开(公告)号：EP2393108A1

    公开(公告)日：2011-12-07

    申请号：EP11354025.6

    申请日：2011-05-18

    申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives ,  STMicroelectronics (Crolles 2) SAS

    发明人： Fenouillet-Béranger, Claire ,  Thomas, Olivier ,  Coronel, Philippe ,  Denorme, Stéphane

    IPC分类号： H01L21/336 ,  H01L29/786

    CPC分类号： H01L21/76897 ,  H01L21/743 ,  H01L27/11 ,  H01L29/66772 ,  H01L29/78648

    摘要： Un masque de gravure comportant le dessin de la délimitation de l'électrode de grille (9), d'un contact de source (12), d'un contact de drain (13) et d'un contact de contre-électrode est formé sur un substrat de type semi-conducteur sur isolant. Le substrat est recouvert par une couche en matériau diélectrique (5) et un matériau de grille. Le contact de contre-électrode est localisé dans le dessin de l'électrode de grille (9). Le matériau de grille est gravé pour définir l'électrode de grille (9), les contacts de source (12) et de drain (13) et le contact de contre-électrode (2). Une partie du substrat de support (2), à travers le dessin de la zone de contact de contre-électrode est libérée. Un matériau électriquement conducteur (22) est déposé sur la partie libre du substrat de support (2) pour former le contact de contre-électrode.

    摘要翻译： 该方法包括从用于限定栅电极（9）和支撑衬底（2）的对电极的接触区的蚀刻抗蚀剂蚀刻栅极材料。 支撑基板的一部分在对电极的接触区域中释放，并且在对电极的接触区域中形成对电极的接触。 形成保护层（21），其中保护层覆盖半导体层。 FET还包括一个独立的权利要求。

    Cellule mémoire SRAM
    15.
    发明公开
    Cellule mémoire SRAM 审中-公开
    SRAM存储单元

    公开(公告)号：EP1672643A1

    公开(公告)日：2006-06-21

    申请号：EP05112232.3

    申请日：2005-12-15

    申请人： STMicroelectronics ( Crolles 2) SAS

    发明人： Borot, Bertrand ,  Coronel, Philippe

    IPC分类号： G11C11/412 ,  H01L27/11

    CPC分类号： G11C11/412 ,  H01L27/11 ,  H01L27/1104

    摘要： L'invention concerne un procédé de formation d'une résistance (R3, R5) de forte valeur dans un substrat (40), comportant les étapes suivantes :

    former un empilement d'une première couche isolante (42), d'une première couche conductrice (44), d'une deuxième couche isolante (46), et d'une troisième couche isolante (48), la troisième couche isolante étant gravable sélectivement par rapport à la deuxième couche isolante ;
    graver l'empilement, de façon à découvrir le substrat en conservant l'empilement sous la forme d'une ligne (Li) ;
    former sur les parois latérales de la ligne des espaceurs isolants (50) ;
    procéder à une croissance épitaxiale d'un semi-conducteur monocristallin (41) sur le substrat, de part et d'autre de ladite ligne ;
    retirer sélectivement la troisième couche isolante (48) de façon à découvrir la deuxième couche isolante (46) ; et
    déposer et graver un conducteur (M3) de façon à remplir la cavité formée par le retrait précédent.

    摘要翻译： 本发明涉及一种在衬底（40）中形成高值电阻器（R3，R5）的方法，包括以下步骤：形成第一绝缘层（42），第一层 导体（44），第二绝缘层（46）和第三绝缘层（48），所述第三绝缘层可相对于所述第二绝缘层选择性地蚀刻; 蚀刻所述叠层，以便在将所述叠层保持为线（Li）的形式的同时发现所述衬底; 在线路绝缘间隔件（50）的侧壁上形成; 在所述衬底的两侧上在衬底上外延生长单晶半导体（41）; 选择性地去除所述第三绝缘层（48）以暴露所述第二绝缘层（46）; 以及沉积和蚀刻导体（M3）以填充由之前退出形成的空腔。

    SUBSTRAT HYBRIDE A ISOLATION AMELIOREE
    16.
    发明公开
    SUBSTRAT HYBRIDE A ISOLATION AMELIOREE 审中-公开

    公开(公告)号：EP4047642A1

    公开(公告)日：2022-08-24

    申请号：EP22167250.4

    申请日：2010-12-20

    申请人： Commissariat à l'Energie Atomique et aux Energies Alternatives ,  STMicroelectronics Crolles 2 SAS

    发明人： Fenouillet-Beranger, Claire ,  Denorme, Stéphane ,  Coronel, Philippe

    IPC分类号： H01L21/762

    摘要： Un substrat hybride comporte des première (1) et seconde (3) zones actives en matériaux semi-conducteur décalées latéralement et séparées par une zone d'isolation (5). Les surfaces principales de la zone d'isolation (5) et de la première zone active (1) forment un plan. Le substrat hybride est obtenu à partir d'un substrat souche comportant successivement des couches en premier (2) et second (4) matériaux semi-conducteurs séparées par une couche d'isolation (6). Un unique masque de gravure est utilisé pour structurer la zone d'isolation (5), la première zone active (1) et la seconde zone active (3). La surface principale de la première zone active (1) est libérée formant ainsi des zones vides dans le substrat souche. Le masque de gravure est éliminé au-dessus de la première zone active (1). Un premier matériau d'isolation est déposé, aplani et gravé jusqu'à libérer la surface principale de la première zone active (1).

    Formation of shallow SiGe conduction channel
    19.
    发明公开
    Formation of shallow SiGe conduction channel 有权
    Herstellung eines flachen leitenden Kanals aus SiGe

    公开(公告)号：EP1833094A1

    公开(公告)日：2007-09-12

    申请号：EP06300203.4

    申请日：2006-03-06

    申请人： STMicroelectronics (Crolles 2) SAS

    发明人： Coronel, Philippe ,  Pouydebasque, Arnaud c/o Koninklijke Philips Elec.

    IPC分类号： H01L29/786

    CPC分类号： H01L29/78684 ,  H01L21/385

    摘要： The invention concerns a method of forming a silicon germanium conduction channel under a gate stack (6) of a semiconductor device, the gate stack being formed on a silicon layer (4) on an insulating layer (2), the method comprising:
    growing a silicon germanium layer (14) over said silicon layer; and
    heating the device such that germanium condenses in said silicon layer (4) such that a silicon germanium channel (18) is formed between said gate stack and said insulating layer.

    摘要翻译： 本发明涉及一种在半导体器件的栅叠层（6）下方形成硅锗导电沟道的方法，该栅叠层形成在绝缘层（2）上的硅层（4）上，该方法包括： 所述硅层上的硅锗层（14）; 以及加热所述器件，使得锗在所述硅层（4）中冷凝，使得在所述栅叠层和所述绝缘层之间形成硅锗沟道（18）。

    Cellule mémoire SRAM
    20.
    发明公开
    Cellule mémoire SRAM 有权
    SRAM-Speicherzelle

    公开(公告)号：EP1672689A1

    公开(公告)日：2006-06-21

    申请号：EP05112235.6

    申请日：2005-12-15

    申请人： STMicroelectronics ( Crolles 2) SAS

    发明人： Borot, Bertrand ,  Coronel, Philippe

    IPC分类号： H01L21/8244 ,  H01L21/02 ,  H01L27/11

    CPC分类号： G11C11/412 ,  H01L27/11 ,  H01L27/1104

    摘要： L'invention concerne une cellule mémoire SRAM (30) à quatre transistors (N3, N5, N8, N9) et deux résistances (R3, R5) réalisée dans un substrat semiconducteur (40), les transistors étant réalisés par paires (N3-N8, N5-N9) dans deux régions actives (24, 26) du substrat, les résistances étant réalisées par des condensateurs ayant des fuites, une première électrode des condensateurs étant commune et constituée d'une ligne d'alimentation haute (Vdd) de la cellule enterrée dans une zone (28) séparant les régions actives.

    摘要翻译： 电池具有形成在半导体衬底中的四个晶体管和电阻器（R3，R5）。 晶体管成对地形成在衬底的有源区（24,26）中。 用于形成高供应轨道（Vdd）的掩埋线（44）穿过分离有源区域的区域（28）。 电阻器由具有高泄漏性的电容器形成，其中电容器位于线路穿过金属化（M3，M5）的位置。