利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

24 条记录 (耗时 0.012 秒)

    Dispositif à MOSFET sur SOI
    3.
    发明公开
    Dispositif à MOSFET sur SOI 审中-公开
    SOI-MOSFET Vorrichtung

    公开(公告)号：EP1947686A2

    公开(公告)日：2008-07-23

    申请号：EP08100640.5

    申请日：2008-01-18

    申请人： STMicroelectronics (Crolles 2) SAS ,  COMMISSARIAT A L'ENERGIE ATOMIQUE

    发明人： Coronel, Philippe ,  Fenouillet-Beranger, Claire

    IPC分类号： H01L21/336 ,  H01L21/84 ,  H01L27/12

    CPC分类号： H01L21/84 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/78648

    摘要： Dispositif (1) à MOSFET sur SOI, comprenant :
    - une région supérieure (102) comportant au moins un premier dispositif semi-conducteur (106) de type MOSFET réalisé sur une première couche de semi-conducteur (118) empilée sur une première couche diélectrique (126), une première couche métallique (128a) et une première portion (132a) d'une seconde couche de semi-conducteur,
    - une région inférieure (104) comportant au moins un second dispositif semi-conducteur (134) de type MOSFET réalisé sur une seconde portion (132b) de la seconde couche de semi-conducteur (132), une grille (128b) du second dispositif semi-conducteur étant formée par au moins une portion métallique,

    la seconde couche de semi-conducteur étant disposée sur une seconde couche diélectrique (146) empilée sur une seconde couche métallique (148).

    摘要翻译： 器件（1）具有包括MOSFET型半导体器件即P沟道MOS晶体管（106）的上部区域（102），金属栅极（108）布置在半导体层（118）上。 下部区域（104）具有设置在另一半导体层的部分（132b）上的MOSFET型半导体器件，即N沟道MOS晶体管（134），其中层由应变硅制成。 晶体管（134）具有由金属层的一部分形成的栅极（128b）。 后半导体层布置在堆叠在另一金属层（148）上的绝缘层（146）上。 还包括用于制造绝缘体上硅MOSFET器件的方法的独立权利要求。

    Procédé de réalisation d'un transistor MOS et circuit intégré correspondant
    4.
    发明公开
    Procédé de réalisation d'un transistor MOS et circuit intégré correspondant 有权
    Herstellungsverfahren阴极MOS晶体管。

    公开(公告)号：EP1746643A1

    公开(公告)日：2007-01-24

    申请号：EP06291159.9

    申请日：2006-07-18

    申请人： STMicroelectronics ( Crolles 2) SAS ,  COMMISSARIAT A L'ENERGIE ATOMIQUE

    发明人： Coronel, Philippe ,  Gallon, Claire ,  Fenouillet-Beranger, Claire

    IPC分类号： H01L21/762

    CPC分类号： H01L21/76254

    摘要： Pour réaliser un transistor MOS sur un substrat en silicium (SOI) placé sur une couche d'oxyde enterré (BOX), le transistor étant réalisé dans une zone active du substrat délimitée par une région isolante, on forme la région isolante, on réalise une région de grille et des régions de source et de drain qui délimitent entre elles un canal de sorte que la région de grille s'étende au-dessus du canal.
    La région isolante est réalisée en procédant à une formation localisée d'une zone en matériau apte à être gravé sélectivement par rapport au silicium, en gravant sélectivement ledit matériau, et en déposant un matériau diélectrique à l'endroit de la gravure.
    En outre, la gravure est réalisée postérieurement à la réalisation de la région de grille.

    摘要翻译： 该方法包括限定绝缘区域，以及形成栅极区域（G），限定沟道的源极和漏极区域，使得栅极区域在沟道上方延伸。 绝缘区域是通过局部地形成由硅 - 锗合金形成的区域而形成的，相对于硅选择性地蚀刻合金并在蚀刻的位置沉积介电材料。 在沉积在掩埋氧化物层上方的形成绝缘体上半导体衬底上的栅极区域之后进行蚀刻。 对于包括金属氧化物半导体晶体管的集成电路，还包括独立权利要求。

    Transistor à effet de champ compact avec contre-électrode et procédé de réalisation
    5.
    发明公开
    Transistor à effet de champ compact avec contre-électrode et procédé de réalisation 审中-公开
    Kompakter Feldeffekttransistor mit Gegenelektrode，und Herstellungsverfahren

    公开(公告)号：EP2393108A1

    公开(公告)日：2011-12-07

    申请号：EP11354025.6

    申请日：2011-05-18

    申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives ,  STMicroelectronics (Crolles 2) SAS

    发明人： Fenouillet-Béranger, Claire ,  Thomas, Olivier ,  Coronel, Philippe ,  Denorme, Stéphane

    IPC分类号： H01L21/336 ,  H01L29/786

    CPC分类号： H01L21/76897 ,  H01L21/743 ,  H01L27/11 ,  H01L29/66772 ,  H01L29/78648

    摘要： Un masque de gravure comportant le dessin de la délimitation de l'électrode de grille (9), d'un contact de source (12), d'un contact de drain (13) et d'un contact de contre-électrode est formé sur un substrat de type semi-conducteur sur isolant. Le substrat est recouvert par une couche en matériau diélectrique (5) et un matériau de grille. Le contact de contre-électrode est localisé dans le dessin de l'électrode de grille (9). Le matériau de grille est gravé pour définir l'électrode de grille (9), les contacts de source (12) et de drain (13) et le contact de contre-électrode (2). Une partie du substrat de support (2), à travers le dessin de la zone de contact de contre-électrode est libérée. Un matériau électriquement conducteur (22) est déposé sur la partie libre du substrat de support (2) pour former le contact de contre-électrode.

    摘要翻译： 该方法包括从用于限定栅电极（9）和支撑衬底（2）的对电极的接触区的蚀刻抗蚀剂蚀刻栅极材料。 支撑基板的一部分在对电极的接触区域中释放，并且在对电极的接触区域中形成对电极的接触。 形成保护层（21），其中保护层覆盖半导体层。 FET还包括一个独立的权利要求。

    Cellule mémoire SRAM
    8.
    发明公开
    Cellule mémoire SRAM 审中-公开
    SRAM存储单元

    公开(公告)号：EP1672643A1

    公开(公告)日：2006-06-21

    申请号：EP05112232.3

    申请日：2005-12-15

    申请人： STMicroelectronics ( Crolles 2) SAS

    发明人： Borot, Bertrand ,  Coronel, Philippe

    IPC分类号： G11C11/412 ,  H01L27/11

    CPC分类号： G11C11/412 ,  H01L27/11 ,  H01L27/1104

    摘要： L'invention concerne un procédé de formation d'une résistance (R3, R5) de forte valeur dans un substrat (40), comportant les étapes suivantes :

    former un empilement d'une première couche isolante (42), d'une première couche conductrice (44), d'une deuxième couche isolante (46), et d'une troisième couche isolante (48), la troisième couche isolante étant gravable sélectivement par rapport à la deuxième couche isolante ;
    graver l'empilement, de façon à découvrir le substrat en conservant l'empilement sous la forme d'une ligne (Li) ;
    former sur les parois latérales de la ligne des espaceurs isolants (50) ;
    procéder à une croissance épitaxiale d'un semi-conducteur monocristallin (41) sur le substrat, de part et d'autre de ladite ligne ;
    retirer sélectivement la troisième couche isolante (48) de façon à découvrir la deuxième couche isolante (46) ; et
    déposer et graver un conducteur (M3) de façon à remplir la cavité formée par le retrait précédent.

    摘要翻译： 本发明涉及一种在衬底（40）中形成高值电阻器（R3，R5）的方法，包括以下步骤：形成第一绝缘层（42），第一层 导体（44），第二绝缘层（46）和第三绝缘层（48），所述第三绝缘层可相对于所述第二绝缘层选择性地蚀刻; 蚀刻所述叠层，以便在将所述叠层保持为线（Li）的形式的同时发现所述衬底; 在线路绝缘间隔件（50）的侧壁上形成; 在所述衬底的两侧上在衬底上外延生长单晶半导体（41）; 选择性地去除所述第三绝缘层（48）以暴露所述第二绝缘层（46）; 以及沉积和蚀刻导体（M3）以填充由之前退出形成的空腔。

    SUBSTRAT HYBRIDE A ISOLATION AMELIOREE
    9.
    发明公开
    SUBSTRAT HYBRIDE A ISOLATION AMELIOREE 审中-公开

    公开(公告)号：EP4047642A1

    公开(公告)日：2022-08-24

    申请号：EP22167250.4

    申请日：2010-12-20

    申请人： Commissariat à l'Energie Atomique et aux Energies Alternatives ,  STMicroelectronics Crolles 2 SAS

    发明人： Fenouillet-Beranger, Claire ,  Denorme, Stéphane ,  Coronel, Philippe

    IPC分类号： H01L21/762

    摘要： Un substrat hybride comporte des première (1) et seconde (3) zones actives en matériaux semi-conducteur décalées latéralement et séparées par une zone d'isolation (5). Les surfaces principales de la zone d'isolation (5) et de la première zone active (1) forment un plan. Le substrat hybride est obtenu à partir d'un substrat souche comportant successivement des couches en premier (2) et second (4) matériaux semi-conducteurs séparées par une couche d'isolation (6). Un unique masque de gravure est utilisé pour structurer la zone d'isolation (5), la première zone active (1) et la seconde zone active (3). La surface principale de la première zone active (1) est libérée formant ainsi des zones vides dans le substrat souche. Le masque de gravure est éliminé au-dessus de la première zone active (1). Un premier matériau d'isolation est déposé, aplani et gravé jusqu'à libérer la surface principale de la première zone active (1).