-
21.发明公开METHOD AND APPARATUS FOR GRACEFUL PREEMPTION ON A DIGITAL COMMUNICATIONS LINK 失效方法和设备调整的第一使用数字新闻连接。
公开(公告)号：EP0129581A1
公开(公告)日：1985-01-02
申请号：EP84900244.0
申请日：1983-12-08
IPC分类号： H04L29
CPC分类号： H04L29/06
摘要： Procédé et dispositif de préemption sur une liaison de communications numériques (51) utilisée pour des communications sélectives par une pluralité de dispositifs utilisateurs (10, 11). Lorsqu'un premier dispositif utilisateur occupe la liaison pour une communication active, un deuxième dispositif utilisateur peut effectuer une préemption du premier dispositif utilisateur en provoquant la transmission d'un caractère de préemption par un contrôleur de liaison (1000). Les contrôleurs de lignes à chaque extrémité de la liaison stockent chacun les valeurs d'un ensemble de variables d'état définissant ensemble l'état du contrôleur de lignes. Lorsque le deuxième dispositif utilisateur cède l'accès à la liaison, les valeurs stockées sont utilisées pour faire revenir les contrôleurs de liaison à leur état à l'instant de préemption de sorte que le premier dispositif utilisateur peut reprendre la communication depuis le point d'interruption sans qu'il soit nécessaire d'effectuer une retransmision des données.
-
公开(公告)号：EP0120914A1
公开(公告)日：1984-10-10
申请号：EP83903262.0
申请日：1983-09-21
CPC分类号： G06F12/0692
摘要： Un système à multiprocesseur (20) comprend une pluralité de stations (22a-22b) reliées par un bus de communication du système (21) et agissant de concert dans l'exécution de tâches du système. Chaque station comprend une pluralité d'éléments adressables (ck) reliés par un bus de communication de stations (b). Toutes les stations sont configurées topographiquement dans un espace d'adresse commun (1001a), les éléments de chaque station étant configurés topographiquement sur des adresses relatives analogues dans deux sous-espaces (1002a-r) de l'espace d'adresse: un sous-espace qui est partagé par toutes les stations et un sous-espace affecté à la station dont les adresses sont les adresses de sous-espace commun en combinaison avec une partie d'adresse d'identification de stations. Les stations sont symétriques: des éléments analogues dans toutes les stations sont configurés topographiquement sur des adresses relatives analogues dans leurs sous-espaces associés. L'adressage dans le système est auto-référentiel: une station a accès à l'un de ses éléments adressables en plaçant son adresse de sous-espace commun sur le bus de communication de stations. Le bus de stations de chaque station (b) est interfacé de manière sélective (a) au bus du système (21), et une station a accès à un élément adressable d'une autre station en plaçant son adresse de sous-espace affecté sur le bus de stations, en créant une interface entre son bus de stations et le bus de système et en provoquant la création d'une interface entre le bus de station de l'autre station et le bus de système. Une station a accès à un élément d'une autre station de manière passive, sans utiliser les éventuelles fonctions intelligentes de l'autre station pour effectuer l'accès.
-
公开(公告)号：EP0120913A1
公开(公告)日：1984-10-10
申请号：EP83903261.0
申请日：1983-09-21
CPC分类号： G06F13/4036
摘要： Dans un système de communication qui comprend une pluralité de stations de communication (23, 24) connectées entre elles par un premier bus (21), une seconde station (22) comprend un dispositif, tel qu'un processeur (25), et une ressource, telle qu'une mémoire (32) ou une unité périphérique, interconnectés à des fins de communication par un second bus (36). Un mécanisme d'interface (34) connectant le premier bus avec le second bus permet au dispositif d'avoir accès au premier bus par le second bus, et permet à une première station d'avoir accès à la ressource via le premier et le second bus. Un circuit de détection de situation bloquée ou inextricable (47) détecte des tentatives effectuées en même temps par le dispositif pour avoir accès au premier bus et des tentatives effectuées par la première station pour avoir accès à la ressource. Un circuit de résolution de situation bloquée (26) répond à une détection de situation bloquée en déconnectant le dispositif du second bus pour permettre à la première station d'avoir accès à la ressource et en reconnectant le dispositif au second bus lorsque la première station cesse d'avoir accès à la ressource. Si le dispositif fonctionne sous la dépendance d'un programme, la détection et la résolution de la situation bloquée sont transparentes au programme.
摘要翻译： 在包括通过第一总线（21）相互连接的多个通信站（23,24）的通信系统中，第二站（22）包括诸如处理器（25）的设备和 诸如存储器（32）或外围单元的资源，为了通信目的而通过第二总线（36）互连。 连接第一总线和第二总线的接口机构（34）允许设备通过第二总线访问第一总线，并且允许第一站通过第一和第二总线访问资源。 总线。 被阻塞或不可分开的情况检测电路（47）检测设备在同时访问第一总线并由第一站尝试访问资源的尝试。 被阻塞的情况解析电路（26）通过将设备从第二总线断开连接来响应阻塞情况检测，以允许第一站在第一站停止时访问资源并将设备重新连接到第二总线 有权访问资源。 如果设备依赖于程序，则阻止情况的检测和解决对程序而言是透明的。
-
公开(公告)号：EP0118510A1
公开(公告)日：1984-09-19
申请号：EP83902857.0
申请日：1983-08-17
CPC分类号： H04L12/1813 , H04N7/152
摘要： Un réseau de communications ayant un système d'échange de données à ports multiples. Le système d'échange de données comprend un agencement à processeur à niveaux multiples (135) dont les processeurs à port de niveau inférieur (202) communiquent directement avec les terminaux de données (127, 136) et dont les processeurs de niveau supérieur (200, 201) commandent la configuration d'échange. Les données à échanger sont introduites dans une mémoire tampon (203) qui est partagée par tous les niveaux des processeurs. Les ports peuvent être agencés pour être compatibles avec différents types de terminaux fonctionnant à différente vitesse d'échange de données.
-
公开(公告)号：EP0090026A1
公开(公告)日：1983-10-05
申请号：EP82903202.0
申请日：1982-09-22
发明人： CHANG, Shih-Jeh
CPC分类号： G06F12/123 , G06F12/0897 , G06F12/125
摘要： Un système de traitement de données ayant un processeur (101), une mémoire principale (102), et un système d'antémémoire (100) qui applique l'algorythme de remplacement d'une utilisation antérieure la plus lointaine en remplaçant les mots de l'antémémoire par des mots de la mémoire principale. Le système de l'antémémoire consiste en un circuit de commande d'antémémoire (103) et une pluralité d'antémémoires (107-109). Chaque antémémoire stocke des mots d'antémémoire ayant un historique de temps d'utilisation similaire. La première antémémoire contient des mots qui ont été utilisés plus récemment que les mots de la seconde antémémoire, et la seconde antémémoire contient des mots d'antémémoire qui ont été utilisés plus récemment que les mots d'antémémoire se trouvant dans la troisième antémémoire. Lorsqu'un mot de la mémoire principale doit être transféré à l'antémémoire, le mot de mémoire principale est stocké dans la première mémoire; et le mot de la première antémémoire ayant eu l'utilisation antérieure la plus ancienne est stockée dans la seconde antémémoire, etc. Ces opérations conservent l'historique du temps d'utilisation propre des antémémoires.
-
公开(公告)号：EP0090003A1
公开(公告)日：1983-10-05
申请号：EP82903021.0
申请日：1982-09-20
IPC分类号： H04M1
CPC分类号： H04M1/0289
摘要： Un boîtier téléphonique extensible (10) permet une extension latérale aisée. Le boîtier contient des coulisses antérieure et postérieure (101, 103) et un couvercle extrême (102) qui est amovible. A des fins d'extension, le couvercle extrême (102) est retiré et un mécanisme d'accouplement (207, 208) est exposé pour se verrouiller sur une boîte d'extension (20). La boîte d'extension contient une plaque de couverture (311) ayant des lampes ou des boutons supplémentaires. De nouvelles coulisses plus longues antérieure et postérieure (205, 206) sont placées le long des bords antérieur et postérieur (201-204) de l'enceinte combinée pour assujettir la nouvelle structure allongée. Lorsqu'ils sont assemblés, les boîtiers combinés ont l'aspect d'un boîtier unique. La coulisse postérieure (103) peut être conçue pour y fixer une unité d'affichage auxiliaire (40).
-
公开(公告)号：EP0059722A1
公开(公告)日：1982-09-15
申请号：EP81902187.0
申请日：1981-07-30
IPC分类号： H03K19
CPC分类号： H03K19/01728 , H03K19/0963
摘要： Un circuit de decodage seriel synchronise a IGFET possede un transistor de precharge (Q1) avec son canal de conduction connecte entre une alimentation VDD et un terminal de sortie, une chaine de transistors (Q2-Q5) avec leurs canaux de conduction connectes en serie entre le terminal de sortie et un noeud de commutation de mise a la masse (104) et un transistor de commutation de mise a la masse (Q6) avec son canal de conduction connecte entre le noeud de commutation de mise a la masse et une alimentation VSS. Les portes des transistors de la chaine recoivent des signaux d'entree provenant des tampons synchronises d'entree (207-210) qui polarisent les portes en VDD pendant l'intervalle de precharge lorsque le transistor de precharge est active et le transistor de commutation de mise a la masse est desactive. Ceci permet aux capacites parasites (C2-C4) aux jonctions des transistors de la chaine de se charger substantiellement pendant l'intervalle de precharge, ce qui empeche un partage rapide de la charge au terminal de sortie lorsque le circuit est mis hors service.
-
公开(公告)号：EP0032945A1
公开(公告)日：1981-08-05
申请号：EP80901608.0
申请日：1980-07-21
发明人： ELLIS, B. C., Jr.
CPC分类号： H01B13/04
摘要： Dans la fabrication d'un cable (30) comprenant une partie centrale et une pluralite de couches de paires de conducteurs torsades, les paires dans la partie centrale et dans chaque couche subissent des oscillations dans des sens alternativement opposes, apres quoi le cable est lie et enroule dans un conteneur stationnaire (62) par un systeme (100) qui distribue le cable suivant une configuration predeterminee de circonvolutions de dimensions variables. Cette distribution, qui resulte en un paquet dense d'un cable ayant une extremite libre qui facilite le controle du cable pendant l'enroulement, s'effectue a la vitesse d'avance et de distribution du cable en circonvolutions de dimensions variables, vitesse qui est maintenue sensiblement constante.
-
公开(公告)号：EP0128214A1
公开(公告)日：1984-12-19
申请号：EP84900424.0
申请日：1983-12-07
CPC分类号： H04L49/254 , H04L1/0083 , H04L1/24 , H04L49/10 , H04L49/1507 , H04L49/30 , H04L49/501 , H04L49/555
摘要： Agencement de contrôleurs de lignes (131) et de processeurs (115) pour le contrôle du taux d'erreurs se vérifiant dans des paquets reçus par l'intermédiaire d'une ligne à haute vitesse (118). A l'intérieur d'un système de commutation par paquet, des paquets comprenant les adresses logiques et des informations vocales/de données circulent au travers du système par l'intermédiaire de réseaux de commutation par paquet (116) qui sont reliés par des lignes numériques à haute vitesse, chacune de ces lignes se terminant directement aux deux extrémités par des contrôleurs de lignes. Pendant l'établissement initial d'un appel particulier, les processeurs centraux associés à chaque réseau dans le cheminement désiré stockent dans les contrôleurs les informations nécessaires à la transformation d'adresses logiques en adresses physiques, les contrôleurs exécutant toutes les transformations d'adresses logiques en adresses physiques sur les paquets successifs de l'appel. Chaque réseau comprend des étages de points nodaux de commutation qui sont sensibles à l'adresse physique associée à un paquet par un contrôleur pour communiquer ce paquet à un point nodal successif désigné. Chaque contrôleur de lignes possède un circuit de contrôle de taux d'erreurs (179) permettant de mesurer le taux d'erreurs dans les paquets pendant la transmission au travers de la ligne reliée. Le circuit de taux d'erreurs indique au processeur associé toute excursion excessive du taux d'erreurs par rapport à une pluralité de pourcentages d'erreurs spécifiés au processeur.
-
公开(公告)号：EP0116554A1
公开(公告)日：1984-08-29
申请号：EP83901171.0
申请日：1983-03-17
发明人： BERNSTEIN, Lawrence
CPC分类号： G06F17/30179 , G06F3/04895 , H04J3/242
摘要： Système de recherche documentaire interactif dans lequel un grand nombre de terminaux d'usagers (14) ont une interaction bilatérale avec une base de données (11) commandée par un ordinateur centralisé en utilisant un contrôleur de communication (12). De manière à accélérer le temps de réponse du système, des messages longs allant du contrôleur au terminal sont divisés en deux segments, l'un de ces segments étant juste suffisamment long pour attirer l'attention de l'utilisateur tandis que le reste du message est transmis et vérifié. Le reste de ce message long est contenu dans un second segment. Ce procédé et cet appareil peuvent être mis en oeuvre par un circuit câblé ou par un ordinateur programmé.
-
-
-
-
-
-
-
-
-
搜索结果
55 条记录 (耗时 0.021 秒)
