利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

36 条记录 (耗时 0.012 秒)

    Recursive VHDL compiler and method for designing logic circuits
    21.
    发明公开
    Recursive VHDL compiler and method for designing logic circuits 审中-公开
    递归VHDL编译器和逻辑电路的设计方法

    公开(公告)号：EP1818811A3

    公开(公告)日：2008-01-02

    申请号：EP07100115.0

    申请日：2002-02-20

    申请人： Ericsson Inc.

    发明人： Wilkinson Dent, Paul ,  Smeets, Ben ,  Croughwell III, William J.

    IPC分类号： G06F7/52

    CPC分类号： G06F7/52 ,  G06F7/552 ,  G06F7/722 ,  G06F7/723 ,  G06F2207/5523 ,  G06F2207/7252 ,  H04L9/302 ,  H04L2209/122

    摘要： A recursive VHDL compiler and a method of designing a logic circuit to be manufactured by means of a VHDL compiler. The method is adapted for designing hardware logic circuits that perform recursive computations. According to the design method, an indexing parameter is established. For values of the indexing parameter extending from a desired value to a minimum value, a recursive logic circuit is defined for a current value of the indexing parameter as interconnections between predefined logic circuits and one or more instances of the recursive logic circuit with the indexing parameter less than the current value. A base logic circuit is also defined for the minimum value of the indexing parameter. The definitions of the recursive logic circuits and base logic circuits are then processed for the desired value of the indexing parameter to produce a definition of the recursive logic circuit for the desired value of the indexing parameter in terms of predefined logic circuits.

    Circuit and method for multiplying long integer values
    23.
    发明公开
    Circuit and method for multiplying long integer values 有权
    用于乘以长整数值的电路和方法

    公开(公告)号：EP1818810A2

    公开(公告)日：2007-08-15

    申请号：EP07100110.1

    申请日：2002-02-20

    申请人： Ericsson Inc.

    发明人： Wilkinson Dent, Paul ,  Smeets, Ben ,  Croughwell III, William J.

    IPC分类号： G06F7/52

    CPC分类号： G06F7/52 ,  G06F7/552 ,  G06F7/722 ,  G06F7/723 ,  G06F2207/5523 ,  G06F2207/7252 ,  H04L9/302 ,  H04L2209/122

    摘要： A method and apparatus for performing cryptographic computations employing recursive algorithms to accelerate multiplication and squaring operations. Products and squares of long integer values are recursively reduced to a combination of products and squares reduced-length integer values in a host processor. The reduced-length integer values are passed to a co-processor. The values may be randomly ordered to prevent disclosure of secret data.

    摘要翻译： 一种用于执行使用递归算法来加速乘法和平方运算的密码计算的方法和设备。 长整数值的产品和正方形在主处理器中递归地减少为产品和正方形长度减小的整数值的组合。 缩小的整数值被传递给协处理器。 这些值可以随机排列以防止泄露秘密数据。

    Verfahren und Vorrichtung zur Durchführung einer Multiplikations- oder Divisionsoperation in einer elektronischen Schaltung
    25.
    发明公开
    Verfahren und Vorrichtung zur Durchführung einer Multiplikations- oder Divisionsoperation in einer elektronischen Schaltung 有权
    一种用于在电子电路执行乘法或除法运算的方法和装置

    公开(公告)号：EP1672480A1

    公开(公告)日：2006-06-21

    申请号：EP05025055.4

    申请日：2005-11-16

    申请人： Infineon Technologies AG

    发明人： Bodenstorfer, Ernst ,  Drewes, Christian ,  Niederholz, Jürgen

    IPC分类号： G06F7/52

    CPC分类号： G06F7/52

    摘要： Bei einem Verfahren zur Durchführung einer Multiplikations- oder Divisionsoperation X·K bzw. X·1/K in einer elektronischen Schaltung wird in einem Software-Schaltungsbereich (50) der Schaltung eine Stellenverschiebung sv berechnet, derart, dass p sv ein Näherungswert für K ist. Der Wert X wird in einem Hardware-Schaltungsbereich (80) bei einer Multiplikation um sv Stellen nach links bzw. bei einer Division um sv Stellen nach rechts verschoben. Im Software Schaltungsbereich (50) wird ein geeigneter Korrekturfaktor Kf berechnet. Der Wert X wird mit dem Korrekturfaktor Kf multipliziert.

    摘要翻译： 该方法涉及在寻求的方式计算在一个固件的评价块（50）的算术运算（SV）转移没有PS> v是对于K的近似值和乘法和/或除法外科手术，其中，p是碱期间移位值 和K darstellt离散时间。 计算出的修正因子（KF）是一个电子电路的固件评价块内。 偏移值，乘以所述校正因子。 因此独立claimsoft被包括在用于执行乘法或除法运算电路。