公开(公告)号：EP0428732A1

公开(公告)日：1991-05-29

申请号：EP90904662.5

申请日：1990-03-20

申请人： Oki Electric Industry Company, Limited

发明人： WAKAMATSU, Hidetoshi Oki Electric Ind. Co., Ltd.

IPC分类号： H01L27/04 ,  H01L27/108

CPC分类号： H01L27/10829 ,  Y10S148/035 ,  Y10S148/133

摘要： A method of introducing impurities into polycrystalline silicon formed on an insulating film. An As-containing silicate glass layer (13) is formed on a polycrystalline silicon layer (12) formed on an insulating film (2) followed by the heat treatment, in order to introduce arsenic into the polycrystalline silicon layer (12). The silicate glass layer (13) has an arsenic concentration of greater than 25% by weight in terms of As₂O₃, and the heat treatment is carried out in a mixture gas atmosphere of N₂ and O₂ having an oxygen partial pressure ratio of 0.05 to 0.7 at 1000°C or higher for 60 minutes or longer.

摘要翻译： 一种将杂质引入形成在绝缘膜上的多晶硅中的方法。 在形成于绝缘膜（2）上的多晶硅层（12）上形成含砷硅酸盐玻璃层（13），然后进行热处理，以将砷引入多晶硅层（12）中。 硅酸盐玻璃层（13）的砷浓度以As 2 O 3计大于25％（重量），热处理在氧分压比为0.05-0.7的N 2和O 2混合气体气氛中进行 1000°C或更高60分钟或更长时间。

公开(公告)号：EP0174997B1

公开(公告)日：1988-08-03

申请号：EP85901826.9

申请日：1985-03-25

申请人： AT&T Corp.

发明人： OH, Kye, Hwan

IPC分类号： H01L21/225 ,  H01L21/76 ,  H01L29/94

CPC分类号： H01L27/10829 ,  H01L21/2257 ,  H01L21/76237 ,  Y10S148/035

摘要： For trench isolation technology or trench capacitor type memory cells it is necessary to controllably dope the steep sidewalls of the trench. A thin transfer layer (13) of polysilicon is deposited in the trench to conformally coat the sidewalls as well as the bottom of the trench and the top surface surrounding the trench. An impurity is implanted into the polysilicon at the bottom of the trench and around the top surface. Upon heating, the impurity diffuses rapidly along the polysilicon layer upwardly and downwardly along the sidewalls. It then diffuses into the sidewalls.

公开(公告)号：EP0174997A1

公开(公告)日：1986-03-26

申请号：EP85901826.0

申请日：1985-03-25

申请人： AT&T Corp.

发明人： OH, Kye, Hwan

IPC分类号： H01L21 ,  H01L27

CPC分类号： H01L27/10829 ,  H01L21/2257 ,  H01L21/76237 ,  Y10S148/035

摘要： Dans la production de cellules de mémoire du type à condensateur à tranchée grâce à une technologie d'isolation de tranchée, il est nécessaire de doper de manière contrôlée les parois à pente raide de la tranchée. Une mince couche de transfert (13) en polysilicium est déposée dans la tranchée de manière à recouvrir, en s'adaptant au relief, les parois latérales et le fond de la tranchée, ainsi que la surface entourant la partie supérieure de la tranchée. Une impureté est implantée dans le polysilicium sur le fond de la tranchée et autour de la surface supérieure. En chauffant la pièce, l'impureté se diffuse rapidement le long de la couche de polysilicium vers le haut et vers le bas le long des parois latérales et ensuite à l'intérieur de ces mêmes parois.

公开(公告)号：EP0159408A2

公开(公告)日：1985-10-30

申请号：EP84115903.1

申请日：1984-12-20

申请人： KABUSHIKI KAISHA TOSHIBA

发明人： Maeda, Takeo c/o Patent Division

IPC分类号： H01L21/31

CPC分类号： H01L28/24 ,  Y10S148/035 ,  Y10S148/105 ,  Y10S148/147

摘要： There is disclosed a method of manufacturing a semiconductor device comprising the steps of forming a polysilicon film (13) on a semiconductor substrate (11) through an oxidation film (12), forming a mask (14) of a predetermined pattern on the polysilicon film, forming a molybdenum film (17) on the polysilicon film and silicifying those regions (18 1 , 18.) of said molybdenum film (17) not covered by the mask so that a structure of the uncovered molybdenum film regions (18 1 , 18 2 ) and those regions (15 1 , 15 2 ) of the polysilicon film located under the uncovered molybdenum regions have low resistance, while a region (16) of the molybdenum film covered by the mask have high resistance.

公开(公告)号：EP0554795B1

公开(公告)日：1998-04-08

申请号：EP93101333.8

申请日：1993-01-28

申请人： CANON KABUSHIKI KAISHA

发明人： Sakaguchi, Kiyofumi, c/o Canon Kabushiki Kaisha ,  Yonehara, Takao, c/o Canon Kabushiki Kaisha

IPC分类号： H01L21/84 ,  H01L21/20

CPC分类号： H01L21/30604 ,  H01L21/2007 ,  Y10S148/012 ,  Y10S148/035 ,  Y10S438/96

公开(公告)号：EP0428732B1

公开(公告)日：1996-07-17

申请号：EP90904662.5

申请日：1990-03-20

申请人： Oki Electric Industry Company, Limited

发明人： WAKAMATSU, Hidetoshi Oki Electric Ind. Co., Ltd.

IPC分类号： H01L27/04 ,  H01L27/108

CPC分类号： H01L27/10829 ,  Y10S148/035 ,  Y10S148/133

摘要： A method of introducing impurities into polycrystalline silicon formed on an insulating film. An As-containing silicate glass layer (13) is formed on a polycrystalline silicon layer (12) formed on an insulating film (2) followed by the heat treatment, in order to introduce arsenic into the polycrystalline silicon layer (12). The silicate glass layer (13) has an arsenic concentration of greater than 25 % by weight in terms of As2O3, and the heat treatment is carried out in a mixture gas atmosphere of N2 and O2 having an oxygen partial pressure ratio of 0.05 to 0.7 at 1000°C or higher for 60 minutes or longer.

公开(公告)号：EP0580746A1

公开(公告)日：1994-02-02

申请号：EP92910877.0

申请日：1992-03-12

申请人： AMERICAN SUPERCONDUCTOR CORPORATION

发明人： SANDHAGE, Kenneth, H.

IPC分类号： B32B18 ,  C01G1 ,  C04B35 ,  H01B12 ,  H01B13

CPC分类号： B32B18/00 ,  C04B35/65 ,  C04B2237/34 ,  C04B2237/68 ,  Y10S148/035 ,  Y10S505/736 ,  Y10S505/742 ,  Y10S505/785

摘要： Est décrit un procédé pour préparer une céramique stratifiée. Ce procédé consiste à préparer un précurseur possédant au moins un élément en métal précieux et au moins deux éléments en métal non précieux. Le précurseur est exposé à un premier environnement pour former une phase céramique primaire renfermant les éléments en métal non précieux. Le précurseur est ensuite exposé à un deuxième environnement pour former une deuxième zone oxydée présentant une deuxième concentration de la phase céramique primaire, cette deuxième concentration étant inférieure à la première concentration. Le précurseur est exposé à plusieurs reprises à chaque environnement pour former une pluralité de zones présentant la première concentration de la phase céramique primaire, séparées par des zones présentant la deuxième concentration de la phase céramique.

摘要翻译： 描述了制备层压陶瓷的方法。 该方法包括制备具有至少一种贵金属元素和至少两种非贵金属元素的前体。 将前体暴露于第一环境以形成含有非贵金属元素的主要陶瓷相。 然后将前体暴露于第二环境以形成具有第二浓度的主要陶瓷相的第二氧化区，该第二浓度低于第一浓度。 将前体重复暴露于每个环境以形成具有第一浓度的主要陶瓷相的多个区域，其被具有第二浓度的陶瓷相的区域隔开。

公开(公告)号：EP0317083A3

公开(公告)日：1990-04-18

申请号：EP88309837.8

申请日：1988-10-20

申请人： GRUMMAN AEROSPACE CORPORATION

发明人： Solomon, Allen L.

IPC分类号： H01L25/04 ,  H01L29/06

CPC分类号： H01L25/0657 ,  H01L21/76264 ,  H01L21/76275 ,  H01L21/76283 ,  H01L2225/06551 ,  H01L2225/06565 ,  H01L2924/0002 ,  Y10S148/035 ,  Y10S148/164 ,  Y10S438/977 ,  H01L2924/00

摘要： The present invention is directed to the construction of an integrated circuit chip, and to the method of making such a chip from a plate or wafer. In accordance with the present invention a chip is formed to have conductive edge portions disposed on an insulator surface, which portions optionally may further be expanded into a pad (22). The insulating material electrically isolates the conductive edge portions from the semiconductive body (23) of the chip. The invention may be implemented in redundant fashion to effect a multiplicity of electrical connections to a set of bulk semiconductor integrated circuits formed on the wafer. Each exposed conductive portion on a chip edge and its optional surrounding conductive pad may be reliably surrounded by insulator so that electrical shorts to non-insulating regions are not experienced. By this edge surface structure integrated circuit elements may be stacked in an array (13), electrically connected at the edge surfaces (19) thereof, without hazard that any electrical regions of the integrated circuit elements may be contacted, save intentionally through a conductive lead (18) or film connected to the pads (22).

公开(公告)号：EP0166207A3

公开(公告)日：1987-08-05

申请号：EP85106318

申请日：1985-05-23

申请人： International Business Machines Corporation

发明人： Shepard, Joseph F.

IPC分类号： H01L21/76

CPC分类号： H01L21/763 ,  H01L21/32155 ,  Y10S148/035 ,  Y10S148/05 ,  Y10S438/924

摘要： The method of planarizing polysilicon-filled trenches involves first filling the trenches (12) with an undoped polysilicon (14) until the upper surface (18) is substantially planar. The polycrystalline silicon (14) is then heavily doped by means of diffusion of a dopant from the upper surface. The time and temperature of the diffusion are carefully controlled providing for the dopant to penetrate the polysilicon to a depth (16), level with the tops of the trenches. A selective etchant is then utilized which removes the heavily doped polysilicon (16) and leaves the undoped polysilicon (17) untouched in the trenches (12).

公开(公告)号：EP0181344A1

公开(公告)日：1986-05-21

申请号：EP85901825.0

申请日：1985-03-25

申请人： AT&T Corp.

发明人： OH, Kye, Hwan

IPC分类号： H01L21 ,  H01L27

CPC分类号： H01L21/28512 ,  H01L21/2257 ,  Y10S148/035 ,  Y10S438/919 ,  Y10S438/923

摘要： Dans des dispositifs semi-conducteurs de dimensions extrêmement réduites, un problème est posé par le court-circuitage de régions adjacentes à dopage différent (12, 14) par une couche de contact déposée au travers d'une fenêtre (17) qui, à cause des dimensions très réduites de la région, expose inévitablement une partie de surface de la région adjacente (12) qui n'est pas destinée à être mise en contact; ce problème peut être résolu par l'utilisation d'une couche de transfert (18) déposée tout d'abord dans la fenêtre et qui transfère, lorsqu'on la chauffe, des impuretés de la région (14) destinée à être mise en contact à la partie de la région adjacente (12) exposée involontairement. Les impuretés transférées convertissent la partie exposée de la région adjacente au même type de conductivité que la région de source d'impuretés (14), empêchant ainsi tout court-circuitage entre la région mise en contact (14) et la partie non convertie restante de la région adjacente.