利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

113 条记录 (耗时 0.013 秒)

    Clamp circuitry
    31.
    发明公开
    Clamp circuitry 失效
    钳位电路

    公开(公告)号：EP0437945A1

    公开(公告)日：1991-07-24

    申请号：EP90313649.7

    申请日：1990-12-14

    申请人： RCA Thomson Licensing Corporation

    发明人： Fling, Russell Thomas

    IPC分类号： H03K5/00

    CPC分类号： H04N5/18 ,  H03K5/003

    摘要： A clamp circuit includes a coupling capacitor (C1) connected between signal input (10) and signal output (12) terminals. A constant current sink (18) and a controlled current source (16) are connected to the output terminal. A comparator (14), coupled to the output terminal via a lowpass filter (R1, C2). generates signals for conditioning the controlled current source (16) to source current whenever the output terminal exhibits a potential which differs from a predetermined reference in a predetermined polarity sense.

    摘要翻译： 钳位电路包括连接在信号输入端（10）和信号输出端（12）之间的耦合电容器（C1）。 恒定电流吸收器（18）和受控电流源（16）连接到输出端子。 比较器（14）通过低通滤波器（R1，C2）耦合到输出端。 每当输出端子以预定极性意义呈现出与预定基准不同的电位时，产生用于调节受控电流源（16）以产生电流的信号。

    Apparatus for digitally controlling the D.C. value of a processed signal
    32.
    发明公开
    Apparatus for digitally controlling the D.C. value of a processed signal 失效
    Einrichtung zur digitalen Regelung des Gleichstromwertes eines信号。

    公开(公告)号：EP0392833A1

    公开(公告)日：1990-10-17

    申请号：EP90303927.9

    申请日：1990-04-11

    申请人： THOMSON CONSUMER ELECTRONICS, INC.

    发明人： Canfield, Barth Alan ,  Fling, Russell Thomas

    IPC分类号： H04N5/18 ,  H04N5/45

    CPC分类号： H04N5/18 ,  H04N5/45 ,  H04N5/57

    摘要： A digital D.C. control system includes a multiplexer (22), a digital-to-analog converter (24), a capacitor (30), offset generating circuitry (26,27,28) and clamping circuitry (33,34 or 42,44,46). A digital signal (from 20) to be D.C. controlled and a digital brightness control signal (from 16) are alternatively coupled by the multiplexer to the input of the digital-to-analog converter. The output from the digital-to-analog converter is coupled to a system output terminal via the capacitor. When the signal is applied to the digital-to-analog converter a fixed D.C. offset is applied to the interconnection of the converter and capacitor. During preselected intervals the D.C. control value is coupled to the digital-to-analog converter concurrently with the system output terminal being clamped (through 33 or 44) to a fixed reference and the D.C. offset circuitry being disabled (at 27). This combination of apparatus permits controlling the D.C. level of a digitally processed signal without affecting the dynamic range of the digital signal.

    摘要翻译： 数字DC控制系统包括多路复用器（22），数模转换器（24），电容器（30），偏移生成电路（26,27,28）和钳位电路（33,34或42,44 ，46）。 被控制的数字信号（从20）到数字亮度控制信号（从16）交替地由多路复用器耦合到数模转换器的输入端。 数模转换器的输出通过电容耦合到系统输出端。 当信号被施加到数模转换器时，固定的直流偏移被施加到转换器和电容器的互连。 在预选间隔期间，直流控制值与被钳位（通过33或44）的系统输出端同时耦合到数模转换器，以固定参考，并且禁用直流偏移电路（在27）。 这种装置的组合允许控制数字处理信号的直流电平，而不影响数字信号的动态范围。

    Clamping circuit
    33.
    发明公开
    Clamping circuit 失效
    Klemmschaltung。

    公开(公告)号：EP0301601A2

    公开(公告)日：1989-02-01

    申请号：EP88112453.1

    申请日：1988-08-01

    申请人： KABUSHIKI KAISHA TOSHIBA

    发明人： Goto, Hiroshige

    IPC分类号： H04N5/16 ,  H04N5/18

    CPC分类号： H04N5/18

    摘要： A clamping circuit suitable for an image processing is disclosed. This clamping circuit includes a differential output circuit (13) to which an input signal is applied, series-connected two MOS type gate circuits (14,15) respectively having gate electrodes to which an output signal from the differential output circuit to be clamped and a reference voltage (V REF ) of a target value are applied, and reset circuit (18) including a holding capacitor (17) connected to the drain electrode side of either of the MOS type gate circuits (14,15) to discharge charge in the holding capacitor (17) at the time of beginning of clamping operation. The clamping circuit further includes a current source (16) connected to the junction between the MOS type gate circuits (14,15), charge current flow control circuit (19) for accumulating charge in the holding capacitor (17), and feedback circuit (20) for feeding back a potential of the holding capacitor (17) to the differential output circuit (13). Thus, a small-sized clamping circuit which can perform stable operation is provided.

    摘要翻译： 公开了一种适用于图像处理的钳位电路。 该钳位电路包括施加输入信号的差分输出电路（13），串联连接的两个MOS型栅极电路（14,15），分别具有栅极电极，来自差分输出电路的输出信号被钳位到该栅电极， 施加目标值的参考电压（VREF），以及复位电路（18），其包括与MOS型栅极电路（14,15）中的任一个的漏电极侧连接的保持电容器（17），以在 在夹紧操作开始时保持电容器（17）。 钳位电路还包括连接到MOS型栅极电路（14,15）之间的结的电流源（16），用于在保持电容器（17）中累积电荷的充电电流流动控制电路（19）和反馈电路 20），用于将保持电容器（17）的电位反馈到差分输出电路（13）。 因此，提供了可以执行稳定操作的小尺寸钳位电路。

    Adaptive synchronizing signal separator
    39.
    发明公开
    Adaptive synchronizing signal separator 失效
    自适应同步信号-Trennschaltung

    公开(公告)号：EP0716539A2

    公开(公告)日：1996-06-12

    申请号：EP95118580.0

    申请日：1995-11-25

    申请人： THOMSON CONSUMER ELECTRONICS, INC.

    发明人： Rumreich, Mark Francis

    IPC分类号： H04N5/08

    CPC分类号： H04N5/18 ,  H04N5/08

    摘要： A clamp (18) combines a video signal, which may be a digitzed video signal, with a DC offset to clamp the back porch portion of the video signal to a predetermined level, for example, an IRE level. A divider responsive to the clamp generates a reference signal (BACK PORCH REF) having values indicative of IRE levels of the back porch portion prior to being clamped. In an adaptive sync slicer (20), a summer generates slice level values indicative of a numerical relationship, for example, an average, of the reference signal values and a fixed value; and, a comparator generates a composite synchronizing signal by comparing the video signal to the slice level values. A limiter may be used to restrict the range of the slice levels. The clamp, summer, comparator and limiter may be digital circuits.

    摘要翻译： 夹具（18）将可以是数字化视频信号的视频信号与DC偏移组合，以将视频信号的后沿部分钳位到预定电平，例如IRE电平。 响应钳位件的分压器产生一个参考信号（BACK PORCH REF），该参考信号具有表示后沿部分在夹紧之前的IRE电平的值。 在自适应同步限幅器（20）中，加法器产生指示参考信号值的数值关系（例如平均值）和固定值的限幅电平值; 并且，比较器通过将视频信号与限幅电平值进行比较来产生复合同步信号。 限制器可用于限制切片级别的范围。 钳位，夏季，比较器和限幅器可能是数字电路。

    Circuit d'asservissement d'un signal sur une valeur de référence
    40.
    发明公开
    Circuit d'asservissement d'un signal sur une valeur de référence 失效
    Schaltung zur Klemmung eines Signals auf einen Referenzwert

    公开(公告)号：EP0714169A1

    公开(公告)日：1996-05-29

    申请号：EP95410130.9

    申请日：1995-11-23

    申请人： SGS-THOMSON MICROELECTRONICS S.A.

    发明人： Chesneau, David

    IPC分类号： H03M1/06 ,  H04N5/18

    CPC分类号： H03M1/1295 ,  H04N5/18

    摘要： La présente invention concerne un circuit d'asservissement d'un signal analogique (Vc) sur une valeur de référence, comprenant un convertisseur analogique/numérique (12) recevant le signal analogique modifié par la charge stockée dans une capacité (C). Un comparateur numérique (14') reçoit la sortie du convertisseur et une valeur numérique de référence (Nref), et commande des sources de charge (Ic) et de décharge (Id) de la capacité. Un point mémoire représente un drapeau de condition de stabilité pour inhiber la charge et la décharge de la capacité. Un circuit (14', 16) d'analyse de la sortie du convertisseur active le drapeau lorsque les valeurs successives (N) de la sortie du convertisseur satisfont à une condition de stabilité prédéterminée, et désactive le drapeau lorsque les valeurs successives de la sortie du convertisseur satisfont à une condition de divergence prédéterminée.

    摘要翻译： 从电路包括控制电容器（C）的充电电流源（Ic）和放电电流源（Id）的数字比较器（14'）。 点存储器表示抑制电容器的充电和放电的稳定性条件标志。 输出分析电路包括转换器和控制电路（16），当转换器的若干连续输出的变化满足稳定条件时，该控制电路激活该标志。 当连续输出满足发散条件时，它被禁用。 当转换器输出接近参考值时，窗口检测器可能处于活动状态，也许是两侧的一个单元，以减少充电或放电量。 在减少充电的情况下，转换器的输出在下一个值下最多变化一个单位。