利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

51 条记录 (耗时 0.015 秒)

    BANDWIDTH ENHANCEMENT FOR UNCACHED DEVICES
    43.
    发明公开
    BANDWIDTH ENHANCEMENT FOR UNCACHED DEVICES 审中-公开
    带宽改进设备，而高速缓存存储器

    公开(公告)号：EP1449087A1

    公开(公告)日：2004-08-25

    申请号：EP02761669.7

    申请日：2002-09-13

    申请人： SRC Computers Inc.

    发明人： BURTON, Lee

    IPC分类号： G06F12/00

    CPC分类号： G06F12/0888 ,  G06F12/04 ,  G06F12/0879 ,  G06F12/0886 ,  G06F2212/206

    摘要： A system and method for enhancing the utilization of available bandwidth for an uncached device (12O-12N). Data written to the device is done so by striding the available data into multiple data elements of the appropriate size for the uncached device (12O-12N). Data read from the device is retrieved from multiple addresses on the uncached device (12O-12N) to avoid unnecessary waits cycles in the processor device (10O-10N).

    METHOD FOR FACILITATING DATA SHARING BETWEEN APPLICATION PROGRAMS AND ACCESSES TO PERIPHERAL APPARATUSES WITH APPLICATION PROGRAMS BY USING SHARED ADDRESSES
    44.
    发明公开
    METHOD FOR FACILITATING DATA SHARING BETWEEN APPLICATION PROGRAMS AND ACCESSES TO PERIPHERAL APPARATUSES WITH APPLICATION PROGRAMS BY USING SHARED ADDRESSES 审中-公开
    方法COMMONNüTZUNG数据之间的应用程序和访问与应用程序的外设支持使用共享地址

    公开(公告)号：EP1248194A1

    公开(公告)日：2002-10-09

    申请号：EP00915414.7

    申请日：2000-04-07

    申请人： Technowave, Ltd.

    发明人： YOSHIDA, Takashi ,  KOMAZAWA, Yuuichi

    IPC分类号： G06F9/46 ,  G06F12/02 ,  G06F13/14

    CPC分类号： G06F12/0292 ,  G06F9/46 ,  G06F2212/206

    摘要： A computer-readable recording medium where there is recorded thereon a method for accessing a peripheral device and a software for executing the method just like in the case of reading or writing an ordinary address from an application program of computer.
    This is accomplished by reserving a continuous memory space apart from the control of the operating system, assigning a common address name to each block of a specific width within said memory space, making it possible to select, for each block, at least either that it is used without any change as a memory area or that it is used to access a peripheral device, whereby, of the blocks, as for the block to be used as a memory area, placing the data serving as the memory contents in the block, or, as for the block to be used for accessing peripheral devices placing information about the peripheral devices to be accessed in the block.

    摘要翻译： 通过该外围设备或存储器被从一个计算机的应用程序访问，就好像普通的地址被读出/写入的方法，并且其中软件实现该方法的计算机可读记录介质被记录。 连续存储器空间被固定unabhängig操作系统管理的; 共享的地址名称被分配给respectivement的存储空间的恒定脉宽的块; 选择可以做出是否respectivement块被至少用作作为他们正在访问或用于哪个被访问被写入在用于访问外围设备的那些块的外围设备的存储区域; 其中所述方法实现。

    Direct programmed I/O device control method using virtual registers
    47.
    发明公开
    Direct programmed I/O device control method using virtual registers 失效
    指导程序Ein- /Ausgabegerätsteuerungsverfahrenmit virtuellen Registern

    公开(公告)号：EP0780768A1

    公开(公告)日：1997-06-25

    申请号：EP96309079.0

    申请日：1996-12-12

    申请人： NCR INTERNATIONAL INC.

    发明人： Erickson, Gene R. ,  Muller, P. Keith ,  Hundley, Douglas E. ,  Stehley, Curtis H.

    IPC分类号： G06F12/02

    CPC分类号： G06F12/0292 ,  G06F2212/206

    摘要： A method of controlling an input/output (I/O) device connected to a computer to facilitate fast I/O data transfers. An address space (210, 212) for the I/O device is created in the virtual memory of the computer, wherein the address space comprises virtual registers (316, 318) that are used to directly control the I/O device. In essence, control registers and/or memory of the I/O device are mapped into the virtual address space, and the virtual address space is backed by control registers and/or memory on the I/O device. Thereafter, the I/O device detects the reading and writing of data into the address space (210, 212). As a result, a pre-defined sequence of actions can be triggered in the I/O device by programming specified values into the data written into the mapped virtual address space (210, 212).

    摘要翻译： 一种控制连接到计算机的输入/输出（I / O）设备以便于快速I / O数据传输的方法。 在计算机的虚拟存储器中创建用于I / O设备的地址空间（210,212），其中地址空间包括用于直接控制I / O设备的虚拟寄存器（316,318）。 实质上，I / O设备的控制寄存器和/或存储器映射到虚拟地址空间中，虚拟地址空间由I / O设备上的控制寄存器和/或存储器支持。 此后，I / O设备检测数据的读取和写入到地址空间（210,212）。 结果，可以通过将指定的值编程到写入映射的虚拟地址空间（210,212）的数据中来在I / O设备中触发预定义的动作序列。

    Translation mechanism for input/output addresses
    48.
    发明公开
    Translation mechanism for input/output addresses 失效
    ÜbersetzungsmechanismusfürEin- / Ausgabeadressen。

    公开(公告)号：EP0674269A3

    公开(公告)日：1996-06-26

    申请号：EP94114618.5

    申请日：1994-09-16

    申请人： Hewlett-Packard Company

    发明人： Bridges, Monroe K. ,  Brooks, Robert ,  Bryg, William R. ,  Burger, Stephen G. ,  Ziegler, Michael L.

    IPC分类号： G06F12/10 ,  G06F12/02

    CPC分类号： G06F12/1081 ,  G06F12/1027 ,  G06F2212/206

    摘要： A computing system includes a first interconnect means (9), a second interconnect means (14), a main memory (12), and an input/output adapter (13). The first interconnect means (9) provides information transfer. For example the first interconnect means (9) is a memory bus. The second interconnect means (14) also provides information transfer. For example the second interconnect means (14) is an input/output bus onto which is connected input/output devices. The main memory (12) is connected to the first interconnect means (9). The main memory (12) includes a page directory (20). The page directory (20) stores translations. Each translation in the page directory (20) includes a portion of an address for data transferred over the second interconnect means (14), for example, the page address portion of I/O bus address. Each translation in the page directory (20) also is indexed by a portion of an address for a memory location within the main memory (12), for example, the page address portion of the address for the memory location. The input/output adapter (13) is connected to the first interconnect means (9) and the second interconnect means (14). The input/output adapter (13) includes a input/output translation look-aside buffer (19). The input/output translation look-aside buffer (19) includes a portion of the translations stored in the page directory (20).

    摘要翻译： 计算系统包括第一互连装置（9），第二互连装置（14），主存储器（12）和输入/输出适配器（13）。 第一互连装置（9）提供信息传送。 例如，第一互连装置（9）是存储器总线。 第二互连装置（14）还提供信息传送。 例如，第二互连装置（14）是其上连接有输入/输出装置的输入/输出总线。 主存储器（12）连接到第一互连装置（9）。 主存储器（12）包括页目录（20）。 页面目录（20）存储翻译。 页目录（20）中的每个翻译包括通过第二互连装置（14）传送的数据的地址的一部分，例如I / O总线地址的页地址部分。 页目录（20）中的每个翻译也由主存储器（12）内的存储器位置的一部分地址索引，例如存储器位置的地址的页地址部分。 输入/输出适配器（13）连接到第一互连装置（9）和第二互连装置（14）。 输入/输出适配器（13）包括输入/​​输出转换后备缓冲器（19）。 输入/输出转换后备缓冲器（19）包括存储在页目录（20）中的一部分翻译。

    COMPUTER SYSTEM PROVIDING ADDRESS MODIFICATION AND ACCOMMODATING DMA AND INTERRUPTS
    50.
    发明公开
    COMPUTER SYSTEM PROVIDING ADDRESS MODIFICATION AND ACCOMMODATING DMA AND INTERRUPTS 失效
    中的素质地址修改和DMA和干扰因素可能性计算机系统。

    公开(公告)号：EP0304469A1

    公开(公告)日：1989-03-01

    申请号：EP88902726.0

    申请日：1988-02-29

    申请人： TANDON CORPORATION

    发明人： FAIRMAN, Bruce, Alan ,  LARSEN, Allen, John ,  SWENTON, William, Gerard ,  TAYLOR, Robert, Gramps, Jr.

    IPC分类号： G06F12 ,  G06F13

    CPC分类号： G06F13/32 ,  G06F12/0292 ,  G06F12/1081 ,  G06F2212/206

    摘要： Un système ordinateur (10) comprend des commandes (50) d'accès direct à la mémoire (DMA), des commandes d'interruption (54), et un système ordinateur (20) de modification d'adresse qui sont avantageusement couplés dans un réseau bus pour traduire sélectivement les données d'adresse de mémoire en blocs 16K, et donner des adresses de page d'accès direct à la mémoire qui correspondent aux blocs d'adresses en mémoire 16K. Une bascule (76) est incluse pour fournir des parties des adresses d'accès direct à la mémoire, à partir des commandes d'accès direct à la mémoire (50) au système ordinateur de modification d'adresse (20), et d'autres parties au bus d'adresse du système (74) via la bascule (70). Le système de modification (20) comporte une mémoire à accès sélectif de projection de topographie (112) qui fournit de manière sélective des adresses traduites, pour permettre aux adresses dans un espace d'adresse de 1 mégabyte d'être sélectivement topographiées dans un espace d'adresse étendu de 16 mégabytes. Le système de modification (20) comporte également un registre de page (118) qui stocke une adresse de page dans l'espace d'adresse étendu, pour chaque bloc de 16 K de données adressables, pour chaque canal d'accès direct à la mémoire.