利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

131 条记录 (耗时 0.019 秒)

    Display correction waveform generator for multiple scanning frequencies
    53.
    发明公开
    Display correction waveform generator for multiple scanning frequencies 有权
    Korrektions-Wellenformgeneratorfüreine Anzeigevorrichtung mit Mehrfrequenzabtastung

    公开(公告)号：EP1089556A2

    公开(公告)日：2001-04-04

    申请号：EP00402669.6

    申请日：2000-09-27

    申请人： Thomson Licensing S.A.

    发明人： George, John Barrett ,  Gleim, Günter ,  Runtze, Albert ,  Heizmann, Friedrich

    IPC分类号： H04N3/26 ,  H04N3/27 ,  H04N3/233

    CPC分类号： H04N3/27 ,  H04N3/2335 ,  H04N3/26

    摘要： A method for generating display correction waveforms (Fm) for a CRT display comprises the steps of selecting one of a plurality of trace portions (Dpar) for forming part of a correction waveform (Vpar), the trace portions having different average values. Completing each of the correction waveform by combining each selected trace portion (Dpar) with a respective retrace portion (Dcomp) such that all completed correction waveforms (Vpar) have a predetermined average value.

    摘要翻译： 用于产生CRT显示器的显示校正波形（Fm）的方法包括以下步骤：选择多个迹线部分（Dpar）中的一个用于形成校正波形（Vpar）的一部分，迹线部分具有不同的平均值。 通过将每个所选轨迹部分（Dpar）与相应的回扫部分（Dcomp）组合使得所有完成的校正波形（Vpar）具有预定的平均值来完成每个校正波形。

    Circuit de balayage horizontal de télévision muni d'une capacité de S commutée par un thyristor
    58.
    发明公开
    Circuit de balayage horizontal de télévision muni d'une capacité de S commutée par un thyristor 失效
    Horizo​​ntalBlenkschaltung mitübereinen晶闸管eingeschaltetem S-Kondensator

    公开(公告)号：EP0765076A2

    公开(公告)日：1997-03-26

    申请号：EP96202557.3

    申请日：1996-09-12

    申请人： PHILIPS ELECTRONIQUE GRAND PUBLIC ,  PHILIPS ELECTRONICS N.V.

    发明人： Vingtrois, Régis

    IPC分类号： H04N3/27 ,  H04N3/233

    CPC分类号： H04N3/27 ,  H04N3/233

    摘要： Circuit dit modulateur à diodes, constitué d'un interrupteur (TR) en parallèle avec deux diodes (D1, D2) en cascade dans le sens inverse, auquel est relié un bobinage déviateur (LD) en série avec une première capacité de S (CS1) et un enroulement de transformateur (TR).
    Une seconde capacité de S (CS2) en série avec un thyristor (TH) est connectée d'un côté à la première capacité de S, et de l'autre côté au point commun (PMED) des deux diodes du modulateur, et le déclenchement correct du thyristor est obtenu en isolant sa cathode par rapport au dit point commun (PMED) au moyen d'une diode (D4) et en plaçant un pont diviseur de trois résistances (R1, R2, R3) entre le dit point commun (PMED) et la masse, l'espace gâchette-cathode étant connecté aux bornes d'une des résistances (R2).
    Application : entre autres, au réglage de la largeur d'image ("effet panorama")

    摘要翻译： 该电路包括一个半导体开关（TR），该半导体开关馈送包含分别绕组（TR）和晶闸管（TH）部分的平行路径。 两个保护二极管（D1，D2）串联连接在开关输入端。 开关通过偏转绕组（LD）驱动两个并联电路。 第一电路具有与绕组串联的电容器（CS1）。 晶闸管通过第二电容器（CS2）和另外的串联二极管（D4）馈送。 晶闸管也通过简单的电阻分压器电路（R1，R2，R3）连接。

    High definition television receiver
    59.
    发明公开
    High definition television receiver 失效
    高清晰度电视接收机

    公开(公告)号：EP0714200A3

    公开(公告)日：1996-09-11

    申请号：EP95118141.1

    申请日：1995-11-17

    申请人： VICTOR COMPANY OF JAPAN, LTD.

    发明人： Yoshino, Akio

    IPC分类号： H04N3/27

    CPC分类号： H01J29/701 ,  H04N3/27 ,  H04N3/34

    摘要： A compact and low cost HDTV receiver capable of reproducing both an NTSC signal and an HDTV signal having a horizontal deflection frequency about twice that of the NTSC signal is provided by improving a construction and arrangement of a double speed NTSC signal processing portion of the receiver. A pair of velocity modulation coils 13a and a pair of auxiliary vertical deflection coils 13b are provided on a common bobbin as such that the coil pairs are arranged orthogonally to each other.

    Vertical retrace circuit with zoom and centered fast retrace
    60.
    发明公开
    Vertical retrace circuit with zoom and centered fast retrace 失效
    垂直回扫电路带有缩放并居中快速反向。

    公开(公告)号：EP0609514A3

    公开(公告)日：1994-11-02

    申请号：EP93119482.3

    申请日：1993-12-03

    申请人： THOMSON CONSUMER ELECTRONICS, INC.

    发明人： Wilber, James Albert

    IPC分类号： H04N3/27 ,  H04N3/223

    CPC分类号： H04N3/223 ,  H04N3/27

    摘要： A television receiver is controlled as to the degree of vertical zoom via a deflection current ramp that varies in slope and which may be delayed to achieve panning. Due to the increased slope when zoomed, the deflection current and the electron beam complete a trace in less time than the normal vertical interval. The deflection current is maintained at one extreme or the other outside the trace interval, and the beam is blanked. A retrace signal generator (10a, C17, U07) coupled in a feedback (IERROR) loop with the power supply for the deflection circuit determines the midpoint of the blanking period and generates a fast retrace (VRESET) at or near the midpoint. The feedback loop is arranged to minimize the DC average current in the deflection winding by having a current source responsive to the DC average current for charging a timing ramp (C17) that triggers retrace upon reaching a threshold. The slope of the timing ramp varies with DC loading, thus advancing or retarding retrace to center retrace in the blanking interval.