摘要:
Zur Zugentlastung der Leiterzüge (11) von Schaltungskarten (13) und ähnlichen sind beiderseits der Schaltungskarte (13) zwei identische Klemmstücke (16, 17) gegeneinander ausgerichtet und miteinander verriegelbar.
摘要:
Apparatus consisting of combinations of interconnected logic elements for generating preselected sequences of addresses for the listing of a matrix memory as a function of preset constants and variable timing impulses, first and second X and Y address generators (A-D) with controlled selection means (50, 60) for selecting the first or the second of the X and Y address pairs, each of the address generators being settably controllable to generate a preselected sequence of addresses in ascending or descending order, with settable increments within the sequence, settable masking, and settable displacements from a fixed reference origin.
摘要:
In the process for joining metallic coated connector pins (20) to a multilayer ceramic substrate (10), contact areas on the substrate are formed by sequential coatings of molybdenum (12) and nickel (14), which are heated to diffuse the nickel. A pure gold paste is applied by screen printing, for example, followed by the step of firing to burn out the paste binder and to sinter the pure gold particles onto a dense low porosity structure. The sintering operation converts the Ni film (14) into a continuous Au-Ni solid solution. During pin braze, Ni-Sn intermetallics are dispersed in a gold rich matrix of the Au-Ni solid solution.
摘要:
A process is provided for making a multilayer integrated circuit substrate having improved via connection. A first layer M1 of chrome-copper-chrome (19-20-21) is applied to a ceramic substrate (18) and the circuits etched. A polyimide layer (22) is then applied, cured, and developed and etched to provide via holes in the polyimide down to the M1 circuitry. The top chrome (21) is now etched to expose the M1 copper (20) in the via holes. A second layer M2 of copper-chrome (23-24) is evaporated onto the polyimide (22) at a high substrate temperature to provide a copper interface at the base of the vias having no visible grain boundaries and a low resistance. M2 circuitization is then carried out.
摘要:
A laminate for a laminated multilayer circuit board incorporates as a constituent member the plating layer (11) from a peel-apart temporary base (12) used in the fabrication of the laminate. The layer (11), with its one surface (11a) superimposed on the base (12), has additively plated to its opposite surface (11b) individual conductors (14) and is subsequently personalized in register with the pattern of the plated conductor circuitry. The personalized layer (11) and the plated conductors (14) are embedded in a dielectric layer (15), the superimposed surface (11a) being flush mounted in the dielectric layer (15). The base (12) has a rough-like surface profile characteristic that imparts at least a conformal surface profile characteristic in the superimposed surface (11a) of the plating layer (11) which in turn provides improved adherence of this superimposed flush mounted surface, when subsequently exposed by the removal of the peel-apart base (12), to another dielectric layer (17) thereafter laminated to the embedding dielectric layer (15) to inhibit delamination between the two dielectric layers. Preferably, the base (12) also imparts a conformal profile surface characteristic either to the plating surface (11b) to improve the plating bond between the plating layer (11) and conductors (14), and / or to the laminating surface (15a) of the embedding dielectric layer (15) to improve the lamination bond between the two dielectric layers (15, 17), which combine with the conformal characteristic of the plating layer's (11) flush mounted surface (11a)to inhibit synergistically delamination between the two dielectric layers.
摘要:
To detect residual glass, such as appears at semiconductor chip pads and via holes during the fabrication of alumina/glass ceramic substrates that are used as supports for the semiconductor devices, the glass used for forming the ceramic substrates is doped with a rare earth oxide. During the manufacturing process, the ceramic structures are irradiated after firing with radiation of wavelengths in the range 350-500 nm to induce the glass to fluoresce, thereby revealing the residual glass on the surface of the metallic interconnector pads. If residual glass is present, the parts are reworked, or scrapped if necessary.
摘要:
Zum Korrigieren der Ausrichtung eines Elektronenstrahles, mit dem eine Auftreffplatte (12) beaufschlagt wird, wird die Strahlquelle (10) elektronenoptisch auf eine zentrale, kreisförmige Öffnung (27; Fig. 4) einer Ausblendplatte (28) abgebildet. Zu ausgewählten Zeiten wird das Bild der Strahlquelle auf eine zweite kreisförmige Öffnung (35) in der Ausblendplatte abgelenkt. Mittels eines Ablenk-Joches (30) erfolgt ein genaues Ausrichten des Bildes der Strahlquelle auf diese zweite Öffnung. Deren Durchmesser entspricht etwa der Halbwertsbreite W der Stromdichteverteilung des Bildes der Strahlquelle in dieser Öffnung. Das genaue Ausrichten des Bildes der Strahlquelle auf die zweite Öffnung erfolgt durch kleine Verschiebungen des Bildes. Diese werden beendet, wenn der die zweite Öffnung durchfließende Elektronenstrom einen Maximalwert annimmt. Dann wird der Elektronenstrahl wieder zu der zentralen kreisförmigen Öffnung der Ablenkplatte gelenkt. Deren Durchmesser beträgt mindestens etwa das doppelte der Halbwertsbreite W der Stromdichteverteilung des Bildes der Strahlquelle in dieser Öffnung. Dadurch bleiben die zur Ausrichtung des Elektronenstrahles vorgenommenen Verschiebungen des Bildes der Strahlquelle ohne merklichen Einfluß auf den die zentrale Öffnung durchfließenden Elektronenstrom, der zur Auftreffplatte gelangt.
摘要:
A test system for testing circuits in integrated circuit chips comprises a host computer (10) for controlling the test system, and a plurality of blocks (11a-11n) operable in parallel and each including a controller (20), storage (22; 23a-23n) for test programs and test data, and a plurality of electronic units or pin electronics cards (25), one unit being associated with one of the pins of a device under test (14). Each of the electronic units (25) include timing circuitry for timing its associated pin independent of the timing of any other unit.
摘要:
Zum Vermeiden der Beschränkungen, die durch die Störspannung bedingt sind, die beim gleichzeitigen Schalten mehrerer monolithisch integrierter Treiberschaltungen entsteht, wird ein Anschlußteil (10) für ein Halbleiterchip (12) angegeben, bei dem die Verbindungen zwischen verschiedenen Halbleiterchips über optische Wandler (42) und Lichtleiter (46) erfolgt. Das mehrschichtige Anschlußteil weist in seiner obersten leitenden Schicht (16) eine Öffnung (14) für das Halbleiterchip (12) auf, das mit verformbaren Anschlußflächen (66) versehen ist. Diese kommen beim Einsetzen des Halbleiterchips mit Kontaktstiften (34) in Kontakt. Zwischen jeweils zwei Kontakstiften ist ein optischer Wandler (42) angebracht, der als Lichtsender und -empfänger dient. Ein über den einen Kontaktstift zugeführtes elektrisches Signal des Halbleiterchips wird nach der Umwandlung in ein Lichtsignal über einen Lichtleiter an einen entfernten Verbindungspunkt übertragen. Ein eintreffendes Lichtsignal wird durch den optischen Wandler in ein elektrisches Signal umgewandelt und über den zweiten Verbindungsstift dem Halbleiterchip zugeführt. Befestigungsmittel (26, 70) halten das Halbleiterchip sicher an seinem Platz fest.