DISPOSITIF POUR LA COMPENSATION D'UN DÉCALAGE FRÉQUENTIEL

    公开(公告)号:EP4125247A1

    公开(公告)日:2023-02-01

    申请号:EP22185131.4

    申请日:2022-07-15

    Abstract: La présente description concerne un dispositif (2) comprenant un premier circuit (CORR) recevant des premier et deuxième signaux (I1(t), Q1(t)) et un troisième signal (THETA) de déphasage, et générant des quatrième et cinquième signaux (I2(t), Q2(t)) par application du déphasage aux premier et deuxième signaux. Le deuxième circuit (CORR) détermine, lorsque les premier et deuxième signaux correspondent à un symbole QPSK connu, un bit (UP/DW) à partir d'un échantillonnage de la somme et de la différence des quatrième et cinquième signaux, fournit un signal numérique (IN-LOOP) correspondant à une multiplication du bit (UP/DW) par un gain (G), et diminue périodiquement le gain (G) jusqu'à une valeur unitaire. Le troisième circuit (LOOP) détermine le troisième signal (THETA) à partir du signal numérique (LOOP-IN).

    DÉTECTION ET CORRECTION D'ERREURS
    4.
    发明公开

    公开(公告)号:EP3798844A1

    公开(公告)日:2021-03-31

    申请号:EP20198137.0

    申请日:2020-09-24

    Abstract: La présente description concerne un procédé de détection et de correction d'erreurs comprenant la comparaison d'au moins trois dispositifs (100A, 100B, 100C) identiques comprenant chacun au moins une chaîne (103A, 103B, 103C) de données de test, comprenant les étapes suivantes :
    (a) les données de test en dernière position dans ladite chaîne (103A, 103B, 103C) desdits au moins trois dispositifs (100A, 100B, 100C) sont comparées ;
    (b) les autres données de test sont avancées d'une position dans leur chaîne (103A, 103B, 103C) ; et
    (c) le résultat de la comparaison de l'étape (a) est écrit en première position dans ladite chaîne (103A, 103B, 103C),
    les étapes (a), (b), et (c) sont répétées jusqu'à ce que toutes les données de test desdites chaînes (103A, 103B, 103C) sont comparées.

Patent Agency Ranking