利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

412 条记录 (耗时 0.02 秒)

    PROCEDE DE MISE EN ACTION D'UN SYSTEME OSCILLATEUR A DEMARRAGE RAPIDE, ET SYSTEME OSCILLATEUR A DEMARRAGE RAPIDE
    1.
    发明公开
    PROCEDE DE MISE EN ACTION D'UN SYSTEME OSCILLATEUR A DEMARRAGE RAPIDE, ET SYSTEME OSCILLATEUR A DEMARRAGE RAPIDE 审中-公开

    公开(公告)号：EP4415267A1

    公开(公告)日：2024-08-14

    申请号：EP23155972.5

    申请日：2023-02-10

    申请人： The Swatch Group Research and Development Ltd

    发明人： CASAGRANDE, Arnaud ,  AREND, Jean-Luc

    IPC分类号： H03L3/00 ,  H03L7/085 ,  H03L7/099 ,  H03L7/07

    CPC分类号： H03L3/00 ,  H03L7/085 ,  H03L7/099 ,  H03L7/07

    摘要： L'invention propose un procédé de mise en action d'un système oscillateur (10) à démarrage rapide, qui comprend un oscillateur de référence (45) et un oscillateur à quartz (12) lié à un circuit oscillateur électronique, qui est prévu pour fournir un signal d'horloge maître à un contrôleur de démarrage configuré pour effectuer une procédure à démarrage rapide de l'oscillateur à quartz par l'intermédiaire de l'oscillateur de référence. Le contrôleur de démarrage comprend une unité de calcul (25) et une unité mémoire (26) pour le stockage de données en liaison à l'oscillateur de référence pour le démarrage de l'oscillateur à quartz. Le procédé comprend des étapes, pendant une durée de démarrage de l'oscillateur à quartz consistant à paramétrer l'unité de calcul pour le démarrage de l'oscillateur à quartz, à générer dans différentes périodes successives dans une durée de démarrage de l'oscillateur à quartz des impulsions d'excitation à fournir à l'oscillateur à quartz pour le faire osciller, et un temps de réalignement de phases, à déterminer un écart de phases dans différentes périodes successives entre l'oscillation de l'oscillateur de référence et l'oscillation de l'oscillateur à quartz, à calculer une erreur de fréquences dans l'unité de calcul sur la base de l'écart de phases ou de la dérivée de la pente de variations de phases, et à corriger la fréquence de l'oscillateur de référence à la fréquence de l'oscillateur à quartz dans une marge d'erreur limitée.

    PHASE LOCKED LOOP CIRCUITRY
    3.
    发明公开
    PHASE LOCKED LOOP CIRCUITRY 审中-公开

    公开(公告)号：EP4106204A1

    公开(公告)日：2022-12-21

    申请号：EP21180429.9

    申请日：2021-06-18

    申请人： Socionext Inc.

    发明人： MIKHAEL, David Hany Gaied ,  GERMANN, Bernd Hans ,  DOLDAN LORENZO, Ricardo

    IPC分类号： H03L7/085 ,  H03L7/089 ,  H03L7/093 ,  H03L7/099

    摘要： Phase Locked Loop, PLL, circuitry comprising a phase detector configured to generate a first pulse signal comprising at least one first pulse, a property of each first pulse being indicative of a phase difference between a reference signal and a feedback signal; a pulse repeater circuit configured, based on the first pulse signal, to generate a second pulse signal comprising, for each first pulse, a second pulse generated by repeating the corresponding first pulse; and an oscillator configured to generate the feedback signal and control a frequency of the feedback signal based on the second pulse signal.

    PLL JITTER DETECTION
    6.
    发明公开
    PLL JITTER DETECTION 审中-公开

    公开(公告)号：EP4002697A1

    公开(公告)日：2022-05-25

    申请号：EP20208427.3

    申请日：2020-11-18

    申请人： NXP B.V.

    发明人： SCHAT, Jan-Peter

    IPC分类号： H03L7/091 ,  H03L7/085

    摘要： The disclosure relates to detecting jitter in phase locked loop (PLL) circuits. Embodiments disclosed include a phase-locked loop, PLL (500) comprising: a phase comparison module (201); a loop filter (102); a voltage controller oscillator, VCO (103); a feedback divider (104); and a jitter evaluation module (502), the phase comparison module (201) comprising a phase comparator (202) and a measurement module (204) configured to detect a metastable output in the phase comparator (202) over active clock cycles of application and feedback clock signals (105, 106) input to the phase comparison module (201) and provide an output signal (208) to the jitter evaluation module (502) indicating a metastability resolution time for the phase comparator (202), the jitter evaluation module (210) being configured to provide an output indicative of jitter based on the metastability resolution time.

    SELF-OSCILLATING SPREAD SPECTRUM FREQUENCY CONTROL LOOP
    8.
    发明公开
    SELF-OSCILLATING SPREAD SPECTRUM FREQUENCY CONTROL LOOP 审中-公开

    公开(公告)号：EP3846339A1

    公开(公告)日：2021-07-07

    申请号：EP20217220.1

    申请日：2020-12-24

    申请人： Littelfuse, Inc.

    发明人： Blom, Eric. D.

    IPC分类号： H03B23/00 ,  H03L7/02 ,  H03L7/085 ,  H04L25/02

    摘要： A self-oscillating spread spectrum frequency control loop (100) contains a gated voltage-controlled oscillator, VCO, (104) which receives a digital signal (102) that can start or stop its oscillation. The VCO generates a spread spectrum carrier by receiving a triangle wave signal (114) from a delaying ramp generator (112) in a loop, its ramp direction controlled by a frequency comparator (108). The loop generates a spectrum spread as wide as possible above a minimum frequency.