公开(公告)号：EP0308588B1

公开(公告)日：1991-04-03

申请号：EP88109806.5

申请日：1985-07-08

申请人： AT&T Corp.

发明人： Ng, K.K. ,  Sze, Simon Min

IPC分类号： H01L21/20 ,  H01L21/84

CPC分类号： H01L23/4825 ,  H01L21/743 ,  H01L21/86 ,  H01L27/0688 ,  H01L27/092 ,  H01L27/1203 ,  H01L29/78612 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：EP0154431B1

公开(公告)日：1989-08-16

申请号：EP85301014.8

申请日：1985-02-15

申请人： AT&T Corp.

发明人： Ng, Kwok Kwok ,  Sze, Simon Min ,  Tai, King Lien

IPC分类号： H01L23/52 ,  H01L23/14 ,  H01L25/04

CPC分类号： H01L23/5222 ,  H01L23/147 ,  H01L23/538 ,  H01L23/5384 ,  H01L23/642 ,  H01L24/24 ,  H01L24/82 ,  H01L29/0657 ,  H01L2224/24051 ,  H01L2224/24225 ,  H01L2224/24226 ,  H01L2224/92144 ,  H01L2224/92244 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01042 ,  H01L2924/01046 ,  H01L2924/01049 ,  H01L2924/01061 ,  H01L2924/01067 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/10158 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/00

公开(公告)号：EP0308588A1

公开(公告)日：1989-03-29

申请号：EP88109806.5

申请日：1985-07-08

申请人： AT&T Corp.

发明人： Ng, K.K. ,  Sze, Simon Min

IPC分类号： H01L21/20 ,  H01L21/84

CPC分类号： H01L23/4825 ,  H01L21/743 ,  H01L21/86 ,  H01L27/0688 ,  H01L27/092 ,  H01L27/1203 ,  H01L29/78612 ,  H01L2924/0002 ,  H01L2924/00

摘要： This method involves the formation of a precursor substrate surface which includes islands (40) of insulating material, each of which is encircled by a crystallization seeding area (170) of substantially single crystal semiconductor material. The boundaries of the islands are defined with a first pattern delineating device, e.g., a mask, which, in terms of the pattern it produces, is substantially identical to a second pattern delineating device. The latter device is a component of pattern delineating apparatus used in forming an IC, e.g., an IC mask set, the component being used to delineate the device regions of the IC. A layer of non-single crystal semiconductor material (45) is formed on the precursor substrate surface (30), and crystallized with little or no displacement of the islands. The pattern delineating apparatus is then used to form an IC in the crystallized material.

摘要翻译： 该方法包括形成前体衬底表面，其包括绝缘材料的岛状物（40），每个绝缘材料被大致单晶半导体材料的结晶晶种区域（170）包围。 岛的边界由第一图案描绘装置（例如掩模）限定，根据其形成的图案，其基本上与第二图案描绘装置相同。 后一种装置是用于形成IC的图案描绘装置的部件，例如IC掩模组，该部件用于描绘IC的装置区域。 在前体衬底表面（30）上形成一层非单晶半导体材料（45），并且几乎不发生岛的位移而结晶化。 然后使用图案描绘装置在结晶材料中形成IC。

公开(公告)号：EP0154431A1

公开(公告)日：1985-09-11

申请号：EP85301014.8

申请日：1985-02-15

申请人： AT&T Corp.

发明人： Ng, Kwok Kwok ,  Sze, Simon Min ,  Tai, King Lien

IPC分类号： H01L23/52 ,  H01L23/14 ,  H01L25/04

CPC分类号： H01L23/5222 ,  H01L23/147 ,  H01L23/538 ,  H01L23/5384 ,  H01L23/642 ,  H01L24/24 ,  H01L24/82 ,  H01L29/0657 ,  H01L2224/24051 ,  H01L2224/24225 ,  H01L2224/24226 ,  H01L2224/92144 ,  H01L2224/92244 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01042 ,  H01L2924/01046 ,  H01L2924/01049 ,  H01L2924/01061 ,  H01L2924/01067 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/10158 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/00

摘要： This invention relates to an integrated circuit chip assembly wherein at least one integrated circuit chip (e.g., 46-48, 49) is attached to a substrate (e.g., 28) of a single crystal material, said at least one chip being electrically connected to lithographically connected circuitry (e.g., 50-54) on the substrate. The chips may be on top or on the bottom of the substrate or both, may be placed within wells or grooves in the substrate or may be placed above or below the wells or grooves via peripheral attachment of the chips. walls of the wells or grooves permit alignment by match-up with beveled edges of some chips. Circuitry may be also applied to the walls of some wells to permit connections to chips secured below the substrate.

摘要翻译： 本发明涉及集成电路芯片组件，其中至少一个集成电路芯片（例如，46-48,49）附接到单晶材料的衬底（例如28），所述至少一个芯片电连接到 光刻电路（例如，50-54）在基板上。 芯片可以在衬底的顶部或底部或两者上，可以放置在衬底中的孔或凹槽内，或者可以通过芯片的周边附接放置在孔或凹槽的上方或下方。 孔或槽的壁允许通过与一些芯片的斜边匹配来对准。 还可以将电路施加到一些井的壁上，以允许连接到固定在衬底下方的芯片。