-
公开(公告)号：EP0872885B1
公开(公告)日：2001-11-28
申请号：EP98301844.1
申请日：1998-03-12
IPC分类号： H01L21/762
CPC分类号： H01L21/76224 , H01L21/31053
-
2.发明公开Method of manufacturing FET devices with maskless shallow trench isolation (STI) 失效Verfahren zur Herstellung von FET-Bauelementen mit flacher，maskenloser Grabenisolation
公开(公告)号：EP0875927A2
公开(公告)日：1998-11-04
申请号：EP98303125.3
申请日：1998-04-23
IPC分类号： H01L21/762 , H01L21/8238
CPC分类号： H01L21/76229
摘要： FET devices (10) are manufactured using STI on a semiconductor substrate (11) coated with a pad (14) from which are formed raised active silicon device areas and dummy active silicon mesas (12) capped with pad structures on the doped silicon substrate and pad structure. A conformal blanket silicon oxide (22) layer is deposited on the device (10) with conformal projections above the mesas (12). Then a polysilicon film (24) on the blanket silicon oxide layer (22) is deposited with conformal projections above the mesas (12). The polysilicon film projections are removed in a CMP polishing step which continues until the silicon oxide layer (22) is exposed over the pad structures (14). Selective RIE partial etching of the conformal silicon oxide layer (22) over the mesas (12) is next, followed in turn by CMP planarization of the conformal blanket silicon oxide layer (22) which converts the silicon oxide layer into a planar silicon oxide layer, using the pad silicon nitride (14) as an etch stop.
摘要翻译： FET器件（10）使用涂覆有衬垫（14）的半导体衬底（11）上的STI制造，在衬底（14）上形成凸起的有源硅器件区域和在掺杂硅衬底上由衬垫结构封装的虚拟有源硅台面（12） 垫结构。 在平台（12）上方具有保形突起，在器件（10）上沉积保形覆盖层氧化硅（22）层。 然后在覆层氧化硅层（22）上的多晶硅膜（24）上沉积有台面（12）之上的保形突起。 在CMP抛光步骤中去除多晶硅膜突起，其继续直到氧化硅层（22）暴露在焊盘结构（14）上。 接下来，在平台氧化硅层（12）上的保形二氧化硅层（22）的选择性RIE局部蚀刻，接着通过共形覆盖氧化硅层（22）的CMP平坦化，其将氧化硅层转换成平面氧化硅层 ，使用焊盘氮化硅（14）作为蚀刻停止。
-
3.发明授权Method of manufacturing FET devices with maskless shallow trench isolation (STI) 失效一种用于与平的，无掩模严重隔离FET器件的制备过程中
公开(公告)号：EP0875927B1
公开(公告)日：2004-06-16
申请号：EP98303125.3
申请日：1998-04-23
IPC分类号： H01L21/762 , H01L21/8238
CPC分类号： H01L21/76229
-
公开(公告)号：EP0872885A3
公开(公告)日：1999-06-09
申请号：EP98301844.1
申请日：1998-03-12
IPC分类号： H01L21/762
CPC分类号： H01L21/76224 , H01L21/31053
摘要： A method of isolation in silicon integrated circuit processing overfills the trench by a fill margin, deposits a temporary layer of poly (120) having a thickness less than the trench depth by the thickness of an oxide polish stop (130), so that the top of the polish stop is coplanar with the top of the fill layer outside the trench; the temporary layer is polished outside the trench, using the fill layer and the polish stop layer (130) as polish stops; the polish stop layer is removed together with the same thickness of the fill layer and temporary layer, preserving planarity that is destroyed by selectively etching the fill layer; the remaining temporary layer is stripped and a final touch up polish of the fill layer stops on the pad nitride.
-
5.发明公开Method of manufacturing FET devices with maskless shallow trench isolation (STI) 失效一种用于与平的，无掩模严重隔离FET器件的制备过程中
公开(公告)号：EP0875927A3
公开(公告)日：1999-07-07
申请号：EP98303125.3
申请日：1998-04-23
IPC分类号： H01L21/762 , H01L21/8238
CPC分类号： H01L21/76229
摘要： FET devices (10) are manufactured using STI on a semiconductor substrate (11) coated with a pad (14) from which are formed raised active silicon device areas and dummy active silicon mesas (12) capped with pad structures on the doped silicon substrate and pad structure. A conformal blanket silicon oxide (22) layer is deposited on the device (10) with conformal projections above the mesas (12). Then a polysilicon film (24) on the blanket silicon oxide layer (22) is deposited with conformal projections above the mesas (12). The polysilicon film projections are removed in a CMP polishing step which continues until the silicon oxide layer (22) is exposed over the pad structures (14). Selective RIE partial etching of the conformal silicon oxide layer (22) over the mesas (12) is next, followed in turn by CMP planarization of the conformal blanket silicon oxide layer (22) which converts the silicon oxide layer into a planar silicon oxide layer, using the pad silicon nitride (14) as an etch stop.
-
公开(公告)号：EP0872885A2
公开(公告)日：1998-10-21
申请号：EP98301844.1
申请日：1998-03-12
IPC分类号： H01L21/762
CPC分类号： H01L21/76224 , H01L21/31053
摘要： A method of isolation in silicon integrated circuit processing overfills the trench by a fill margin, deposits a temporary layer of poly (120) having a thickness less than the trench depth by the thickness of an oxide polish stop (130), so that the top of the polish stop is coplanar with the top of the fill layer outside the trench; the temporary layer is polished outside the trench, using the fill layer and the polish stop layer (130) as polish stops; the polish stop layer is removed together with the same thickness of the fill layer and temporary layer, preserving planarity that is destroyed by selectively etching the fill layer; the remaining temporary layer is stripped and a final touch up polish of the fill layer stops on the pad nitride.
摘要翻译： 将衬底中的平面化平坦化到参考表面的方法包括沉积比沟槽更厚的填充层（110）并且在参考表面上方并且沉积具有沟槽深度的厚度减去一个的临时填充层（120） 抛光边缘高于参考面。 沉积具有抛光边缘厚度的抛光阻挡层（130）和形成的抛光掩模（40）。 停止层被去除在掩模之外，并且临时层被抛光以使上表面与第一填充层的顶表面共面。 蚀刻停止层和临时层，去除抛光停止层并在沟槽上方留下填充层的盖，并保留中间平面。 然后通过蚀刻覆盖层外部的填充层而使其破坏，使得第二填充顶表面与沟槽中的第一填充层共面。 然后蚀刻临时填充层，留下第一填充层，然后抛光，停止在参考表面上。
-
7.发明公开Verfahren zum Herstellen von Lackschichten für die Mikrogalvanoplastik mittels Röntgenstrahlen 失效Verfahren zum Herstellen von Lackschichtenfürdie Mikrogalvanoplastik mittelsRöntgenstrahlen。
公开(公告)号：EP0034795A2
公开(公告)日：1981-09-02
申请号：EP81101126.1
申请日：1981-02-17
摘要： Die Erfindung betrifft die Herstellung von mit Strukturen versehenen Lackschichten für die Mikrogalvanoplastik mittels Röntgenstrahlen. Dabei wird die Lackschicht (3) unter Zwischenschaltung einer dünnen Metallschicht (2) auf eine Unterlage (1) aus einem Material mit dem gleichen oder ähnlichen Ausdehnungskoeffizienten wie die Lackschicht (3) gebracht (Figur). Die Erfindung dient der Herstellung von 100 µm dicken Polymethylmetacrylat-(PMMA)-Schichten mit 10 µm breiten Strukturen wie sie insbesondere für die Fertigung von Trenndüsen für Isotopenanreicherungsanlagen verwendet werden.
摘要翻译： 1.一种用于通过X射线生产微孔玻璃清漆层的方法，其特征在于，所述清漆层在设置有金属层的基底上产生，并且由膨胀系数为 至少大致等于清漆层的厚度。
-
8.发明授权
公开(公告)号：EP0034795B1
公开(公告)日：1985-07-03
申请号：EP81101126.1
申请日：1981-02-17
-
公开(公告)号：EP0141335A1
公开(公告)日：1985-05-15
申请号：EP84112467.0
申请日：1984-10-16
IPC分类号： G03F1/00
CPC分类号： G03F1/22
摘要： Ziel der Erfindung ist es, ein Fertigungsverfahren zu entwickeln, das es ermöglicht, einfacher als bisher Röntgenmasken mit einer Trägerplatte aus Metall zu erzeugen. Dazu wird eine Trägerplatte aus Kupfer, die den späteren Rahmen ergibt, mit einer Nickelschicht überzogen, auf der zum Beispiel eine Titanschicht aufgebracht wird. Nach dem Aufkleben einer PMMA-Folie auf der Titanschicht erfolgt die Strukturierung der PMMA-Schicht mit Hilfe der Röntgenlithografie und anschließend das Galvanisieren im Goldbad. Abschließend wird von der Rückseite der Trägerplatte durch zwei Ätzprozesse die Titanfolie freigelegt.
摘要翻译： 本发明的目的是开发一种制造方法，该制造方法可以比迄今为止更容易地用金属支撑板制造X射线掩模。 为此，由铜制成的支撑板在后面的框架上涂覆有涂覆有例如钛层的镍层。 在钛层上粘贴PMMA膜后，通过X射线光刻进行PMMA层的结构化，然后在金浴中电镀。 最后，钛箔通过两个蚀刻工艺从承载板的后侧暴露。
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.013 秒)
