Elektrisch programmierbarer Feldeffekttransistor und Verfahren zu dessen Herstellung
    1.
    发明公开
    Elektrisch programmierbarer Feldeffekttransistor und Verfahren zu dessen Herstellung 失效
    Elektrisch programmierbarer Feldeffekttransistor und Verfahren zu dessen Herstellung。

    公开(公告)号:EP0019063A1

    公开(公告)日:1980-11-26

    申请号:EP80101625.4

    申请日:1980-03-27

    摘要: Die Erfindung betrifft einen bipolaren, elektrisch programmierbaren, als Festwertspeicher dienenden Feldeffekttransistor und ein Verfahren zu dessen Herstellung auf der Grundlage der Bildung einer aus Aluminium bestehenden Gatestruktur auf der Oberfläche einer dünnen Oxidschicht in einem halbfertigen Feldeffekttransistor, wobei die aus Aluminium bestehende Gatestruktur (32) einmals als Sperrmaske für die lonenimplantation bei der Herstellung von selbstausgerichteter Source- und Drain-Zonen (38, 40) dient und außerdem als Quelle für Aluminium für eine Festkörperreaktion zweischen der Aluminiumschicht (32) und der Siliciumdioxidschicht (26) zur Bildung einer zusammengesetzten Ladungsspeicherzone (44), die aus Aluminiumoxid, Silicium und Siliciumdioxid besteht. Das Herstellungsverfahren ist mit den bisherigen Herstellungsverfahren bipolarer Halbleitervorrichtungen voll verträglich, so daß auf dem gleichen Halbleiterplättchen zusammen mit dem hier offenbarten, programmierbaren Feldeffekttransistor bipolare Schaltungen benutzt werden können. Der hier offenbarte, programmierbare Feldeffekttransistor hat den einmaligen Vorteil, daß die zur Programmierung erforderliche Spannung praktisch vollständig an die für die übrigen Schaltungen auf dem Halbleiterplättchen benötigten Spannungen dadurch angepaßt werden kann, daß man die Festkörperreaktion bei der Bildung des Aluminiumoxids entsprechend steuert. Geringere Programmierspannungen machen es möglich, nicht nur geringere Abstände innerhalb der Struktur des Feldeffekttransistors zu verwenden, sondern auch die Anzhal der verschiedenen Spannungsquellen für das sich ergebende Halbleiterplättchen zu verringern.

    摘要翻译: 1.具有设置在第一导电类型的半导体衬底(24)的表面上的二氧化硅层的电可编程场效应晶体管和由铝组成的叠加金属层,以及具有增强的导电性的两个离子注入区 这些区域的内部边缘与金属层的外边缘自对准,从而形成场效应晶体管的源极和漏极区域,并且在其内部设置有另一层 二氧化硅层,所述附加层的外边缘与两个离子注入区域的内边缘对准,其特征在于金属层正下方的附加层由反应产物的氧化铝和硅的基体组成 根据反应式4Al + SiO2→2Al2O,在400-500℃的温度下进行固体反应 3 + 3Si,并且其形成用于电可编程场效应晶体管的电荷存储区域。

    Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren.
    4.
    发明公开
    Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren. 失效
    制造具有双极晶体管和由该方法生产集成电路集成逻辑电路的方法。

    公开(公告)号:EP0000114A1

    公开(公告)日:1979-01-10

    申请号:EP78100005.4

    申请日:1978-06-01

    摘要: Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren. Verfahren zum gleichzeitigen Herstellen zweier verschiedener Transistoren für 1 2 L-Schaltungen auf einem einzigen Halbleiterplättchen, wobei die eine Art von Schaltungen bei niedrigen Signalspannungen arbeitet und die andere Art von Schaltungen als Ausgangs-Treiberstufen bei relativ hohen Signalspannungen arbeitet. Ein vertikal angeordneter NPN Transistor der, wei das bei I 2 L-Schaltungen (Integrierte Injektions Logik) üblich ist, mit nach aufwärts gerichteter Injektion arbeitet, wird mit einer dünneren epitaxial aufgewachsenen Schicht (50') zwischen dem vergrabenen Subemitter (4') und der Basiszone aufgebaut, als der mit dickerer epitaxial aufgewachsener Schicht (50) zwischen vergrabenem Subkollektor (6') und der Basiszone abwärts injizierende vertikale NPN Transistor für Ausgangs-Treiberstufen oder Eingangsstufen auf dem gleichen Halbleiterplättchen. Verringert man die Dicke der expitaxial aufgewachsenen Schicht bei nach oben injizierenden vertikalen Transistoren in I 2 L-Schaltungen, dann wird die Ladungsspeichercharakteristik des Bauelementes verringert und der Injektionswirkungsgrad wird erhöht. Erhöht man dagegen die epitaxiale Schichtdicke bei nach unten injizierenden vertikalen Transistoren, wie man sei für Ausgangs-Treiberstufen und Eirigangsschaltungen des Halbleiterplättchens verwendet, dann kann eine höhere Signalspannung verwendet werden, da der Basis-Subkollektorübergang eine höhere Qurchschlagsspannung aufweist. Dabei wird ein Verfahren angegeben, durch das diese Struktur hergestellt werden kann, in dem man in der oberhalb des vergrabenen Subemitters (4') eines in I 2 L-Schaltung verwendeten vertikalen Transistors Schadstellen. einführt und damit die Reaktivität der epitaxialen Oberfläche für eine nachfolgende Oxidationsreaktion erhöht. Indem man die Oxidationsgeschwindigkeit in der epitaxialen Schicht erhöht, lässt sich eine örtlich verdünnte Zone bilden, in der nachfolgend die Basis- und Kollektorstrukturen unter Verwendung der gleichen Verfahrensschritte hergestellt werden können, die zur Bildung von Basis und Emitterstruktüren in den als Ausgangs-Treiberstufen verwendeten nach unten injizierenden NPN Transistoren gebildet werden.

    摘要翻译: 制造具有双极晶体管和由该方法生产集成电路集成逻辑电路的方法。 一种用于在单个半导体管芯,同时生产用于I²L电路的两个不同的晶体管,其特征在于,在低电压下工作的一种类型的电路和信号的其它类型的电路为在相对高的信号电压下操作的输出驱动器级的过程。 的竖直布置的NPN型晶体管,白色所述I²L电路(集成注入逻辑)是很常见的向上指向喷射工作是用较薄的外延层(50“)在掩埋子发射器(4”之间生长)和基部区域 具有比掩埋子集电极(6“)和基座区向下同一半导体管芯上注入输出驱动级或输入级的垂直NPN晶体管之间的外延生长层(50)更厚的构造。 通过在注入在I²L电路向上垂直晶体管提高外延生长层的厚度减小,该装置的电荷存储特性降低,并且注入效率。 通过注入向下垂直晶体管增加,然而,外延层厚度在,如一个用于输出驱动器级和所述半导体晶片的输入电路,那么更高的信号电压可以被用作基Subkollektorübergang具有更高的击穿电压。 在这里,可以制备由该结构提供了一种方法,其中一个在所述的掩埋Subemitters在I²L电路的缺陷所使用的垂直晶体管的(4“)上述介绍,并因此增加了外延表面的用于随后的氧化反应的反应性。 通过在外延层中增加Oxidationsgeshwindigkeit,这可形成局部弱化区,基极和集电极结构可使用在下面的相同步骤中,通过输出驱动器级来制备,用于形成基区和发射结构 形成向下注入NPN晶体管。