利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

12 条记录 (耗时 0.012 秒)

    Systems and methods for multi-level encoding and decoding
    2.
    发明授权
    Systems and methods for multi-level encoding and decoding 有权

    公开(公告)号：EP2843662B1

    公开(公告)日：2018-10-03

    申请号：EP14173906.0

    申请日：2014-06-25

    申请人： LSI Corporation

    发明人： Pan, Lu ,  Lu, Lu ,  Xia, Haitao

    IPC分类号： G11B20/18

    CPC分类号： G11B5/09 ,  G11B5/012 ,  G11B20/1833

    摘要： A storage system includes a storage medium operable to maintain a data set, a read/write head assembly operable to write the data set to the storage medium and to read the data set from the storage medium, a multi-level encoder operable to encode the data set at a plurality of different code rates before it is written to the storage medium, and a multi-level decoder operable to decode the data set retrieved from the storage medium and to apply decoded values encoded at a lower code rate when decoding values encoded at a higher code rate.

    Systems and methods for efficient parameter modification
    5.
    发明公开
    Systems and methods for efficient parameter modification 审中-公开
    Systeme und Verfahren zur wirksamenParameteränderung

    公开(公告)号：EP2613321A2

    公开(公告)日：2013-07-10

    申请号：EP12183906.2

    申请日：2012-09-11

    申请人： LSI Corporation

    发明人： Xia, Haitao ,  Yang, Shaohua ,  Hall, Kenneth M. ,  Landreth, Mark A.

    IPC分类号： G11B20/18 ,  H04L1/00

    CPC分类号： G11B27/36 ,  G11B20/10296 ,  G11B20/10509 ,  G11B2220/2516 ,  H04L1/203 ,  H04L25/03248 ,  H04L25/03318

    摘要： The invention relates to a data processing system comprising: a data detector circuit (130); a data decoder circuit (170), a reliability monitor circuit (160) to calculate an error rate (225), and a parameter modification control circuit (250). Data detector circuit (130) applies a data detection algorithm to a first data set to yield a detected output (195). Data decoder circuit (170) applies a data decode algorithm to a second data set to yield the decoded output. The parameter modification circuit (250) selects a first value for a parameter and stores a first instance of the error rate corresponding to the first value; selects a second value for the parameter and stores a second instance of error count corresponding to the second value, and selects one of the first value and the second value based at least in part on a comparison of the error rates.

    摘要翻译： 本发明涉及一种数据处理系统，包括：数据检测电路（130）; 数据解码器电路（170），计算误差率的可靠性监视电路（160）和参数修改控制电路（250）。 数据检测器电路（130）将数据检测算法应用于第一数据集以产生检测的输出（195）。 数据解码器电路（170）将数据解码算法应用于第二数据组以产生解码输出。 参数修改电路（250）为参数选择第一值，并存储与第一值对应的错误率的第一实例; 选择参数的第二值并且存储对应于第二值的错误计数的第二实例，并且至少部分地基于错误率的比较来选择第一值和第二值中的一个。

    Systems and methods for user data based fly height calculation
    6.
    发明公开
    Systems and methods for user data based fly height calculation 审中-公开
    Systeme und VerfahrenfürbenutzerdatenbasiertenFlughöhenberechnung

    公开(公告)号：EP2549477A1

    公开(公告)日：2013-01-23

    申请号：EP12167642.3

    申请日：2012-05-11

    申请人： LSI Corporation

    发明人： Xia, Haitao ,  Mathew, George ,  Yang, Shaohua ,  Jin, Ming

    IPC分类号： G11B5/60

    CPC分类号： G11B5/6029

    摘要： Various embodiments of the present invention provide systems and methods for calculating and/or modifying fly height (216). For example, a circuit (200) for calculating fly height is disclosed that includes: a first pattern detector circuit (256, 259, 262, 265), a second pattern detector circuit (256, 259, 262, 265), a first pattern fly height calculation circuit (270, 273, 276, 279), a second pattern fly height calculation circuit (270, 273, 276, 279), a first averaging circuit (282, 285, 288, 291), a second averaging circuit(282, 285, 288, 291), and a combining circuit (295).

    摘要翻译： 本发明的各种实施例提供了用于计算和/或修改飞行高度的系统和方法（216）。 例如，公开了一种用于计算飞行高度的电路（200），其包括：第一图案检测器电路（256,259,262,265），第二图案检测器电路（256,259,262,265），第一图案 飞行高度计算电路（270,273,276,279），第二模式飞行高度计算电路（270,273,276,279），第一平均电路（282,285,288,291），第二平均电路 282,285,288,291）和组合电路（295）。

    Systems and methods for data processing including EET feedback
    7.
    发明公开
    Systems and methods for data processing including EET feedback 审中-公开
    Systeme und Verfahren zur Datenverarbeitung mit EET-Rückkoppelung

    公开(公告)号：EP2670074A2

    公开(公告)日：2013-12-04

    申请号：EP13160629.5

    申请日：2013-03-22

    申请人： LSI Corporation

    发明人： Zhang, Fan ,  Wang, Chung-Li ,  Han, Yang ,  Yang, Shaohua ,  Wu, Xuebin ,  Xia, Haitao ,  Jin, Ming

    IPC分类号： H04L1/00

    CPC分类号： H03M13/6331 ,  H03M13/1111 ,  H03M13/1128 ,  H03M13/1515 ,  H03M13/2957 ,  H04L1/005 ,  H04L25/061 ,  H04L25/067

    摘要： The present invention is related to systems and methods for data processing system characterization. An embodiment of a data processing system comprises: a data processing circuit, wherein the data processing circuit includes: a data detector circuit operable to apply a data detection algorithm to a sample data set to yield a detected output; a detected output error count circuit operable to generate an output side error count corresponding to a number of errors remaining in the detected output, wherein the detected output error count circuit is operable to provide the output side error count external to the data processing circuit; a data decoder circuit operable to apply a data decoding algorithm to the detected output to yield a decoded output; and a decoded output error count circuit operable to generate an input side error count corresponding to a number of errors remaining in the decoded output, wherein the decoded output error count circuit is operable to provide the input side error count external to the data processing circuit

    摘要翻译： 本发明涉及用于数据处理系统表征的系统和方法。 数据处理系统的一个实施例包括：数据处理电路，其中所述数据处理电路包括：数据检测器电路，可操作以将数据检测算法应用于采样数据集以产生检测到的输出; 检测输出错误计数电路，用于产生对应于检测输出中剩余的错误数量的输出侧错误计数，其中所检测的输出错误计数电路可操作以提供数据处理电路外部的输出端误差计数; 数据解码器电路，可操作以将数据解码算法应用于所检测的输出以产生解码的输出; 以及解码输出错误计数电路，用于产生与解码输出中剩余的错误数量相对应的输入侧错误计数，其中解码输出错误计数电路可操作以提供数据处理电路外部的输入侧错误计数

    Systems and methods for dual binary and non-binary decoding
    8.
    发明公开
    Systems and methods for dual binary and non-binary decoding 有权
    Systeme und Verfahrenfürdie dualebinäreundnichtbinäreDekodierung

    公开(公告)号：EP2665191A1

    公开(公告)日：2013-11-20

    申请号：EP13163990.8

    申请日：2013-04-16

    申请人： LSI Corporation

    发明人： Zhang, Fan ,  Wang, Chung-Li ,  Xia, Haitao ,  Yang, Shaohua

    IPC分类号： H03M13/11 ,  H03M13/37 ,  H03M13/29

    CPC分类号： H03M13/1171 ,  H03M13/2957 ,  H03M13/3707 ,  H03M13/6331 ,  H03M13/6343 ,  H03M13/6511

    摘要： The present invention is related to systems and methods for applying two or more data decode algorithms to a processing data set. The systems and methods include decoding of a non-binary code word by means of a binary decoder and a non-binary decoder. For both decoders, the number of unsatisfied check nodes is determined and one of the decoded code words is selected on the basis of the number of unsatisfied check nodes.The non-binary code may be a non-binary low-density parity check (LDPC) code.

    摘要翻译： 本发明涉及将两个或多个数据解码算法应用于处理数据集的系统和方法。 系统和方法包括通过二进制解码器和非二进制解码器解码非二进制码字。 对于两个解码器，确定不满足的校验节点的数量，并且基于不满足的校验节点的数量来选择解码的码字之一。非二进制码可以是非二进制低密度奇偶校验（LDPC） ）代码。

    Systems and methods for LDPC encoding with composite codewords and sub-codewords
    9.
    发明公开
    Systems and methods for LDPC encoding with composite codewords and sub-codewords 有权
    系统和程序的LDPC编码联合码字和子码字

    公开(公告)号：EP2582053A1

    公开(公告)日：2013-04-17

    申请号：EP12184427.8

    申请日：2012-09-14

    申请人： LSI Corporation

    发明人： Xia, Haitao ,  Yang, Shaohua ,  Yen, Johnson

    IPC分类号： H03M13/11 ,  H03M13/37 ,  H03M13/29

    CPC分类号： H03M13/1102 ,  G11B20/1833 ,  G11B2020/185 ,  G11B2220/2516 ,  H03M13/2942 ,  H03M13/3761 ,  H03M13/6331 ,  H03M13/6343 ,  H03M13/6502

    摘要： The present invention relates to a low-density parity check (LDPC) encoding system. The encoding system comprises a low density parity check encoder circuit (700) operable to encode a first data set to yield a first low density parity check encoded sub-codeword (205), and to encode a second data set to yield a second low density parity check encoded sub-codeword (210). It further comprises a combining circuit (720) operable to generate a composite low density parity check sub-codeword (220) by mathematically modulo-2 combining at least the first low density parity check encoded sub-codeword and the second low density parity check encoded sub-codeword and to combine at least the first low density parity check encoded sub-codeword and the composite low density parity check sub-codeword into an overall codeword (250).

    摘要翻译： 本发明涉及一种低密度奇偶校验（LDPC）编码系统，该编码系统包括低密度奇偶校验编码器电路（700），其可操作以编码第一数据集，以产生一个第一低密度奇偶校验编码的子码字 （205），并进行编码的第二数据集以产生第二低密度奇偶校验编码的子码字（210）。 它进一步包括一个组合电路（720），其可操作以产生复合低密度奇偶校验子码字（220）通过数学模2组合至少所述第一低密度奇偶校验编码的子码字和所述第二低密度奇偶校验编码 子码字，并提供至少所述第一低密度奇偶校验编码的子码字与所述复合低密度奇偶校验子码字组合成整体的码字（250）。

    Systems and methods for multi-level encoding and decoding
    10.
    发明公开
    Systems and methods for multi-level encoding and decoding 有权
    Systeme und Verfahren zur mehrstufigen Codierung und Decodierung

    公开(公告)号：EP2843662A1

    公开(公告)日：2015-03-04

    申请号：EP14173906.0

    申请日：2014-06-25

    申请人： LSI Corporation

    发明人： Pan, Lu ,  Lu, Lu ,  Xia, Haitao

    IPC分类号： G11B20/18

    CPC分类号： G11B5/09 ,  G11B5/012 ,  G11B20/1833

    摘要： A storage system includes a storage medium operable to maintain a data set, a read/write head assembly operable to write the data set to the storage medium and to read the data set from the storage medium, a multi-level encoder operable to encode the data set at a plurality of different code rates before it is written to the storage medium, and a multi-level decoder operable to decode the data set retrieved from the storage medium and to apply decoded values encoded at a lower code rate when decoding values encoded at a higher code rate.

    摘要翻译： 存储系统包括可操作以维持数据组的存储介质，可操作以将数据集写入存储介质并从存储介质读取数据集的读/写头组件，可操作以对存储介质进行编码的多级编码器 数据在被写入存储介质之前以多种不同的代码率进行设置;以及多级解码器，其可操作以对从存储介质检索的数据集进行解码，并且在解码编码的值时应用以较低码率编码的解码值 以更高的代码率。