利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

5 条记录 (耗时 0.009 秒)

    Elevated-gate field effect transistor structure and fabrication method
    1.
    发明公开
    Elevated-gate field effect transistor structure and fabrication method 失效
    场效应晶体管的结构具有增加的晶格和制造过程。

    公开(公告)号：EP0680092A2

    公开(公告)日：1995-11-02

    申请号：EP95105789.2

    申请日：1995-04-18

    申请人： MOTOROLA, INC.

    发明人： Gilbert, James G. ,  Klingbeil, Lawrence S., Jr. ,  Halchin, David J. ,  Golio, John M.

    IPC分类号： H01L29/10 ,  H01L21/338

    CPC分类号： H01L29/66878 ,  H01L29/0891 ,  H01L29/1029 ,  H01L29/812

    摘要： A field effect transistor (10) has an active layer (16) formed in a substrate (12). A gate (20) is disposed on an elevated platform (18) formed from the active layer (16). The elevated platform (18) raises the bottom surface (21) of the gate (20) relative to the top surface (34, 36) of the active region (13) on either side of the gate (20). A fabrication method for the transistor (10) forms the elevated platform (18) by etching the active region surface (44) on both sides of the gate (20) so that the bottom surface (21) of the gate (20) is elevated relative to the top surface (34) of the surrounding active region (13). The gate (20) itself and/or a patterned photoresist layer (116) may be used as a mask for performing this etch.

    摘要翻译： 一种场效应晶体管（10）具有在衬底（12）形成的活性层（16）上。 栅极（20），在从所述活性层（16）而形成高架平台（18）被布置在。 升高的平台（18）提高了栅极（20）相对于所述有源区域（13）的顶表面（34，36）上的栅极（20）的任一侧的底表面（21）。 用于晶体管（10）的制造方法形成所述高架平台（18）通过在所述栅极（20）象栅极的底表面（21）（20）的bothsides蚀刻有源区表面（44）是升高的 相对于周围的有源区域（13）的顶面（34）。 栅极（20）本身和/或图案化的光刻胶层（116）可以被用作用于执行该蚀刻的掩模。

    Method of making symmetrical and asymmetrical MESFETs
    3.
    发明公开
    Method of making symmetrical and asymmetrical MESFETs 失效
    Methode zur Herstellung对称和不对称MESFET。

    公开(公告)号：EP0501275A2

    公开(公告)日：1992-09-02

    申请号：EP92102640.7

    申请日：1992-02-18

    申请人： MOTOROLA, INC.

    发明人： Cambour, Bertrand F. ,  Gilbert, James G. ,  Hansell, Gregory L.

    IPC分类号： H01L21/338 ,  H01L21/28 ,  H01L29/812 ,  H01L29/60 ,  H01L29/10

    CPC分类号： H01L29/66878 ,  H01L29/0891 ,  H01L29/1029 ,  H01L29/42316 ,  H01L29/812

    摘要： A method of fabricating a MESFET is comprised of providing a semiconductor material 10 having a channel region 13 formed therein, forming a gate 14 on the semiconductor material 10 over the channel region 13, forming a spacer 18a adjacent a first portion of the gate 14 disposed on the semiconductor material, and forming a hard mask 18b disposed on a second portion of the gate 14 and on a portion of the semiconductor material 10.

    摘要翻译： 制造MESFET的方法包括提供其上形成有沟道区域13的半导体材料10，在沟道区域13上的半导体材料10上形成栅极14，形成邻近栅极14的第一部分的隔离物18a 并且形成设置在栅极14的第二部分和半导体材料10的一部分上的硬掩模18b。图像

    Gate electrode fabrication method
    5.
    发明公开
    Gate electrode fabrication method 失效
    Verfahren zur Herstellung einer Gate-Elektrode。

    公开(公告)号：EP0531805A1

    公开(公告)日：1993-03-17

    申请号：EP92114581.9

    申请日：1992-08-27

    申请人： MOTOROLA, INC.

    发明人： Hansell, Gregory L. ,  Gilbert, James G. ,  Johnson, Jennifer

    IPC分类号： H01L21/28 ,  H01L29/64

    CPC分类号： H01L29/66863 ,  H01L21/28587 ,  H01L21/441 ,  H01L29/66878

    摘要： A method of fabricating metal gate electrodes (18) in II-VI and III-V compound semiconductor FETs includes providing a II-VI or III-V compound semiconductor substrate (12) and forming a first portion (16) of a gate electrode (18) thereon. A hardmask (20) is formed on the first portion (16) of the gate electrode (18) and a planarizing dielectric layer (22) is formed on the substrate (12) surface including the hardmask (20) and first portion (16) of the gate electrode (18). The hardmask (20) is then exposed and removed. A second portion (28) of the gate electrode (18) is then formed on the first portion (16).

    摘要翻译： 在II-VI和III-V化合物半导体FET中制造金属栅电极（18）的方法包括提供II-VI或III-V化合物半导体衬底（12）并形成栅电极的第一部分（16） 18）。 在栅电极（18）的第一部分（16）上形成硬掩模（20），并且在包括硬掩模（20）和第一部分（16）的基板（12）表面上形成平坦化电介质层（22） 的栅电极（18）。 然后将硬掩模（20）暴露并除去。 然后，在第一部分（16）上形成栅电极（18）的第二部分（28）。