利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

6 条记录 (耗时 0.008 秒)

    Chip-Anordnung
    4.
    发明公开
    Chip-Anordnung 有权
    芯片装置

    公开(公告)号：EP1189281A3

    公开(公告)日：2005-12-07

    申请号：EP01126916.4

    申请日：1999-06-23

    申请人： Micronas GmbH

    发明人： Igel, Günter Dipl.-Ing. ,  Lehmann, Mirko Dipl.-Phys. ,  Sieben, Ulrich Dr. ,  Gahle, Hans-Jürgen Dr. ,  Baumann, Werner Dr. ,  Ehret, Ralf Dr.

    IPC分类号： H01L25/065 ,  H01L25/07 ,  G01N27/403 ,  G01N27/414 ,  G01N27/28 ,  G01N33/487 ,  A61B5/00 ,  A61M37/00

    CPC分类号： H01L23/5385 ,  A61B5/14532 ,  A61B5/1473 ,  A61B5/441 ,  G01N21/01 ,  G01N33/48707 ,  H01L25/07 ,  H01L2924/0002 ,  H01L2924/00

    摘要： Eine Chip-Anordnung (1) hat eine Substratplatte (2), die einen Durchbruch (3) aufweist, in den ein Trägerchip (4) eingesetzt ist, der ein elektrisches oder elektronisches Bauelement (5) aufweist. In den Trägerchip (4) ist wenigstens eine Leiterbahn (7) integriert, die das Bauelement (5) mit dem elektrischen Anschlußkontakt (8) verbindet. Der Trägerchip (4) ist derart in den Durchbruch (3) eingesetzt, daß er mit seinen Enden die einander abgewandten flachseitigen Oberflächen (9, 9') der Substratplatte (2) überragt und dadurch Überstände (10, 10') bildet. Dabei ist an dem die eine Oberfläche (9) überragenden Überstand (10) das Bauelement und an dem die andere Oberfläche (9') überragenden Überstand (10') der Anschlußkontakt (8) angeordnet und die das Bauelement (5) und den Anschlußkontakt (8) miteinander verbindende Leiterbahn (7) durchsetzt den Durchbruch (3). Zwischen der Substratplatte (2) und dem Trägerchip (4) ist eine Abdichtung angeordnet. Der Querschnitt des das elektrische oder elektronische Bauelement (5) aufweisenden Überstandes (10) verjüngt sich ausgehend von der Oberfläche (9) der Substratplatte (2) zu der am weitesten vorstehenden Stelle des Überstandes (10).

    摘要翻译： 芯片装置（1）具有衬底板（2），该衬底板具有开口（3），具有电气或电子部件（5）的载体芯片（4）插入到该开口中。 在载体芯片（4）中集成有至少一个导体轨道（7），其将部件（5）与电连接触点（8）连接。 该载体片（4）插入在所述开口中的方式（3），他“突出于基底板（2），从而上清液（10，10中，相互远离的平坦表面（9,9）”通过其端部）的形式。 在这种情况下，在端子触点（8）的一个表面（9）上突出（10）部件并且在另一个表面（9'）上突出（10'）并且将元件（5）和端子触点 8）互连导体轨道（7）穿过开口（3）。 在基板（2）和载体芯片（4）之间布置密封件。 具有上清液（10）的电气或电子元件（5）的横截面从基板（2）的表面（9）逐渐变细至上清液（10）的最突出的点。

    Messeinrichtung
    6.
    发明公开
    Messeinrichtung 有权
    测量装置

    公开(公告)号：EP1003035A3

    公开(公告)日：2000-11-29

    申请号：EP99122523.6

    申请日：1999-11-12

    申请人： Micronas GmbH

    发明人： Igel, Günter Dipl.-Ing. ,  Sieben, Ulrich Dr.Dipl.-Phys. ,  Giehl, Jürgen Dr.Dipl.-Phys. ,  Wolf, Bernhard Prof.Dr.

    IPC分类号： G01N27/414

    CPC分类号： G01L19/147 ,  H01L2224/16225 ,  H01L2924/00014 ,  H01L2224/0401

    摘要： Eine Meßeinrichtung (1) weist eine Halbleiteranordnung auf, die einen Halbleiterchip (2) und ein damit verbundenes, zumindest ein Durchgangsloch (3) aufweisendes Trägerteil (4) hat. Der Halbleiterchip (2) weist wenigstens einen Sensor (6) mit einer dem Durchgangsloch (3) zugewandten aktiven Sensorfläche (5) auf. Der Halbleiterchip (2) hat elektrische Anschlußstellen (9), die mittels Flip-Chip-verbindungen (10) mit an dem Trägerteil (4) befindlichen, den Anschlußstellen (9) zugewandten Anschlußkontakten (11) verbunden sind. Das Trägerteil (4) weist elektrische Leiterbahnen (12) auf, welche die Anschlußkontakte (11) mit an dem Trägerteil befindlichen Kontaktelementen (13) verbinden. An der die Kontaktelemente (13) aufweisenden Rückseite des Trägerteils (4) ist ein Leiterbahnträger (16) angeordnet, der mit Gegenkontakten (14) verbundene Leiterbahnen (12) aufweist. Die Gegenkontakte (14) sind jeweils mittels einer Flip-Chip-Verbindung (17) mit einem ihnen zugeordneten Kontaktelement (13) des Trägerteils (4) elektrisch verbunden. Der Halbleiterchip (2) und das Trägerteil (4) begrenzen eine Meßkammer. Zwischen dem Trägerteil (4) und dem Halbleiterchip (2) ist eine Dichtung (7) angeordnet, die zum Einbringen einer Substanz in die Meßkammer bereichsweise porös oder halbporös ausgebildet ist.