-
公开(公告)号：EP0714121A3
公开(公告)日：1997-05-21
申请号：EP95118213.8
申请日：1995-11-17
IPC分类号： H01L21/3205
CPC分类号： B81C1/00801 , H01L21/3081
摘要： Eine für mikromechanische Bauelemente wie Sensoren oder Aktuatoren vorgesehene Metallschicht (3) wird zum Schutz gegen die Einwirkung des Ätzmittels, das für das Ausätzen eines Hohlraumes (9) in einer Opferschicht (1), z. B. aus Siliziumdioxid, verwendet wird, mit einer Schutzschicht (7), z. B. aus TiN, umgeben. Der untere Anteil und der obere Anteil dieser Schutzschicht (7) werden als Schichten hergestellt; in die für das Ausätzen des Hohlraumes hergestellten Ätzlöcher wird eine ergänzende Schutzschicht konform abgeschieden und anisotrop rückgeätzt, so daß die Metallschicht (3) auch seitlich von der Schutzschicht (7) bedeckt ist.
-
公开(公告)号：EP0632491A3
公开(公告)日：1996-09-11
申请号：EP94109102.7
申请日：1994-06-14
IPC分类号： H01L21/331 , H01L29/735
CPC分类号： H01L29/66265 , H01L29/7317
摘要： Herstellungsverfahren für lateralen Bipolartransistor, bei dem unter Verwendung einer Maske durch Implantation in einen mit einer Grunddotierung versehenen Bereich (4) in der Siliziumschicht eines SOI-Substrates eine hoch dotierte Emitterzone (7) und Kollektorzone (8) sowie eine Basisanschlußzone ausgebildet werden und dann unter Verwendung einer Maske (10) eine Basiszone zwischen dieser Emitterzone (7) und dieser Kollektorzone (8) durch Implantieren von Dotierstoff hergestellt wird.
-
3.发明授权Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit einem lateralen Bipolartransistor 失效一种用于制造具有横向双极性晶体管的集成电路结构的方法
公开(公告)号：EP0396802B1
公开(公告)日：1997-10-22
申请号：EP89108511.0
申请日：1989-05-11
IPC分类号： H01L29/735 , H01L21/331
CPC分类号： H01L29/7317 , H01L29/735
-
公开(公告)号：EP0632490A3
公开(公告)日：1996-09-11
申请号：EP94109101.9
申请日：1994-06-14
IPC分类号： H01L21/331 , H01L29/735
CPC分类号： H01L29/66265 , H01L29/7317 , Y10S148/01
摘要： Herstellungsverfahren für laterale Bipolartransistoren, bei dem in der mit einer Grunddotierung versehenen Siliziumschicht eines SOI-Substrates unter Verwendung einer Maske eine hoch dotierte Kollektorzone (8) hergestellt wird, dann eine mindestens diese Kollektorzone (8) bedeckende strukturierte Dielektrikumschicht (10) aufgebracht wird, die den für Emitter und Basis vorgesehenen Bereich frei läßt, dieser frei gelassene Bereich umdotiert wird, dann ganzflächig mit gleichmäßiger Dicke (d1) eine Hilfsschicht (11) aufgebracht wird, unter Verwendung dieser Hilfsschicht (11) als Abschirmung für die herzustellende Basiszone (9) eine Dotierung für eine Emitterzone (7) eingebracht wird und anschließend Emitter, Basis und Kollektor mit Kontakten versehen werden.
摘要翻译： 用于横向双极型晶体管，其中，在使用掩模，高度掺杂的集电极区域（8）设置有SOI衬底的基本掺杂硅层制备的制造方法，则至少覆盖该集电极区域（8）构成的电介质层（10）被施加，所述 可以预期用于发射器和自由基部，该左自由区域被反掺杂，通过使用这个辅助层（11）作为用于制造基区的屏蔽，然后以均匀的厚度（d1）的辅助层（11）的整个区域被施加（9） 引入发射极区域（7）的掺杂，然后为发射极，基极和集电极提供触点。
-
公开(公告)号：EP0632489A3
公开(公告)日：1996-09-11
申请号：EP94109100.1
申请日：1994-06-14
IPC分类号： H01L21/331 , H01L29/735
CPC分类号： H01L29/66265 , H01L29/7317 , Y10S148/01
摘要： Verfahren zur Herstellung lateraler Bipolartransistoren auf SOI-Substrat, bei dem in der Siliziumschicht dieses SOI-Substrates eine Grunddotierung für den Leitfähigkeitstyp von Emitter und Kollektor hergestellt wird, außerhalb des für den Transistor vorgesehenen Bereiches Isolationsbereiche (5) hergestellt werden, Kontaktschichten (71, 81) und Dielektrikumschichten (72, 82) über einer durch Maskentechnik hergestellten hoch dotierten Emitterzone (7) und einer hoch dotierten Kollektorzone (8) aufgebracht und strukturiert werden, so daß sich über einer herzustellenden Basiszone (9) in der Mitte zwischen Emitterzone (7) und Kollektorzone (8) ein Graben befindet, dann eine Hilfsschicht (11) ganzflächig konform mit konstanter Dicke (d) abgeschieden wird, wodurch der Graben der Breite (d) zu einem Spalt der Breite (x) der herzustellenden Basiszone (9) vermindert wird, durch diesen Spalt eine Implantation von Dotierstoff für das Vorzeichen der Leitfähigkeit der Basis vorgenommen wird, wobei die lateral zu dieser Basiszone (9) befindlichen Bereiche durch die die Flanken des Grabens bedeckenden vertikalen Anteile der Hilfsschicht (11) abgeschirmt werden, dann Kontaktlöcher in die Hilfsschicht (11) und die Dielektrikumschicht (72, 82) geätzt werden und Metallkontakte für den elektrischen Anschluß von Emitter, Kollektor und Basis hergestellt werden.
摘要翻译： 一种用于SOI衬底上制造的横向双极型晶体管的过程中，发射极的导电类型和集电极的基本掺杂是在制备用于晶体管区的隔离区（5）外侧的设想来制备该SOI衬底，接触层（71，81的硅层 ）和介电层（72，82）被施加有由重掺杂发射极区域的掩模技术制造的膜（7）和一个高度掺杂的集电极区域（8）和构造成使得（在制造基区（9）在发射极区域之间的中部7） 和集电极区域（8）是一沟槽，然后在具有恒定的厚度（d）相一致的辅助层（11）在整个表面上沉积，从而使沟槽宽度（d），以一间隙宽度（x）由产生的基区被还原（9） ，通过该间隙实现用于基极导电性符号的掺杂剂的注入 其中横向于该基区（9），其位于区域由沟槽的覆盖辅助层（11）的垂直部分的侧面被屏蔽，然后在辅助层（11）和所述电介质层的接触孔（72，82）被蚀刻和金属接触件用于 发射极，集电极和基极的电连接。
-
6.发明公开Herstellverfahren für eine polykristalline Siliziumschicht mit definierter Korngrösse und Textur 失效以限定的颗粒尺寸和质地的多晶硅层的制造方法。
公开(公告)号：EP0405451A1
公开(公告)日：1991-01-02
申请号：EP90112137.6
申请日：1990-06-26
CPC分类号： C23C14/5806 , C23C14/14 , C23C14/58 , C23C14/584 , C23C16/24 , C23C16/56 , H01L21/321 , H01L28/20
摘要： Zur Herstellung einer polykristallinen Siliziumschicht mit definierter Korngröße und Textur auf einem Substrat (1) wird eine amorphe Siliziumschicht auf das Substrat (1) abgeschieden. Das Substrat (1) mit der amorphen Siliziumschicht wird in einen Ofen mit einer Anfangstemperatur eingebracht, die geringer als die Kristallisationstemperatur von amorphen Silizium ist. Nach Einstellung des thermischen Gleichgewichts wird der Ofen kontrolliert von der Anfangstemperatur auf eine Zieltemperatur aufgeheizt, die größer als die Kristallisationstemperatur ist, wobei die amorphe Siliziumschicht vollständig auskristallisiert und zur polykristallinen Schicht (22) wird. Das Verfahren findet insbesondere Anwendung in der Herstellung polykristalliner Siliziumwiderstände in integrierten Schaltkreisen.
摘要翻译： 用于在衬底（1）至非晶硅层产生具有确定的晶粒尺寸和织构的多晶硅层被沉积在基板（1）。 与非晶硅层的基底（1）被引入到具有在初始温度的所有的炉子比非晶硅的结晶温度低。 热平衡已被建立后，该炉以受控的方式从初始温度加热至目标温度的所有其比结晶温度高，将非晶硅层完全呼叫结晶并成为多晶层（22）。 该方法是在使用particulare在集成电路生产多晶硅termoresistencias的。
-
公开(公告)号：EP0632489A2
公开(公告)日：1995-01-04
申请号：EP94109100.1
申请日：1994-06-14
IPC分类号： H01L21/331 , H01L29/735
CPC分类号： H01L29/66265 , H01L29/7317 , Y10S148/01
摘要： Verfahren zur Herstellung lateraler Bipolartransistoren auf SOI-Substrat, bei dem in der Siliziumschicht dieses SOI-Substrates eine Grunddotierung für den Leitfähigkeitstyp von Emitter und Kollektor hergestellt wird, außerhalb des für den Transistor vorgesehenen Bereiches Isolationsbereiche (5) hergestellt werden, Kontaktschichten (71, 81) und Dielektrikumschichten (72, 82) über einer durch Maskentechnik hergestellten hoch dotierten Emitterzone (7) und einer hoch dotierten Kollektorzone (8) aufgebracht und strukturiert werden, so daß sich über einer herzustellenden Basiszone (9) in der Mitte zwischen Emitterzone (7) und Kollektorzone (8) ein Graben befindet, dann eine Hilfsschicht (11) ganzflächig konform mit konstanter Dicke (d) abgeschieden wird, wodurch der Graben der Breite (d) zu einem Spalt der Breite (x) der herzustellenden Basiszone (9) vermindert wird, durch diesen Spalt eine Implantation von Dotierstoff für das Vorzeichen der Leitfähigkeit der Basis vorgenommen wird, wobei die lateral zu dieser Basiszone (9) befindlichen Bereiche durch die die Flanken des Grabens bedeckenden vertikalen Anteile der Hilfsschicht (11) abgeschirmt werden, dann Kontaktlöcher in die Hilfsschicht (11) und die Dielektrikumschicht (72, 82) geätzt werden und Metallkontakte für den elektrischen Anschluß von Emitter, Kollektor und Basis hergestellt werden.
摘要翻译： 一种用于SOI衬底上制造的横向双极型晶体管的过程中，发射极的导电类型和集电极的基本掺杂是在制备用于晶体管区的隔离区（5）外侧的设想来制备该SOI衬底，接触层（71，81的硅层 ）和介电层（72，82）被施加有由重掺杂发射极区域的掩模技术制造的膜（7）和一个高度掺杂的集电极区域（8）和构造成使得（在制造基区（9）在发射极区域之间的中部7） 和集电极区域（8）是一沟槽，然后在具有恒定厚度（d）相一致的辅助层（11）在整个表面上沉积，从而使沟槽宽度（d），以一间隙宽度（x）由产生的基区被还原（9） 中，通过该间隙进行的，掺杂剂的植入基底的导电的符号 其中横向于该基区（9），其位于区域由沟槽的覆盖辅助层（11）的垂直部分的侧面被屏蔽，然后在辅助层（11）和所述电介质层的接触孔（72，82）被蚀刻和金属接触件用于 的电连接由发射极，集电极和基极制成。
-
公开(公告)号：EP0714121B1
公开(公告)日：2000-06-28
申请号：EP95118213.8
申请日：1995-11-17
IPC分类号： H01L21/3205
CPC分类号： B81C1/00801 , H01L21/3081
-
9.发明公开
公开(公告)号：EP0632490A2
公开(公告)日：1995-01-04
申请号：EP94109101.9
申请日：1994-06-14
IPC分类号： H01L21/331 , H01L29/735
CPC分类号： H01L29/66265 , H01L29/7317 , Y10S148/01
摘要： Herstellungsverfahren für laterale Bipolartransistoren, bei dem in der mit einer Grunddotierung versehenen Siliziumschicht eines SOI-Substrates unter Verwendung einer Maske eine hoch dotierte Kollektorzone (8) hergestellt wird, dann eine mindestens diese Kollektorzone (8) bedeckende strukturierte Dielektrikumschicht (10) aufgebracht wird, die den für Emitter und Basis vorgesehenen Bereich frei läßt, dieser frei gelassene Bereich umdotiert wird, dann ganzflächig mit gleichmäßiger Dicke (d1) eine Hilfsschicht (11) aufgebracht wird, unter Verwendung dieser Hilfsschicht (11) als Abschirmung für die herzustellende Basiszone (9) eine Dotierung für eine Emitterzone (7) eingebracht wird und anschließend Emitter, Basis und Kollektor mit Kontakten versehen werden.
摘要翻译： 横向双极晶体管的制造方法，其中通过在SOI衬底的硅层中使用掩模制造高掺杂的集电区（8），该硅层被提供初次掺杂，然后是结构化介电层（10） 覆盖至少该收集区（8），该电介质层离开用于发射极和基极的区域，该区域被自由重新分配，然后辅助层（11）以均匀的厚度施加在整个表面上 d1），通过使用该辅助层（11）作为基底区（9）的屏蔽来引入掺杂用于发射极区（7）的掺杂，并且发射极，基极和集电极随后具有触点。
-
10.发明公开Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit einem lateralen Bipolartransistor 失效双管双极晶体管（Schaltungsstruktur mit einem lateralen Bipolartistor）。
公开(公告)号：EP0396802A1
公开(公告)日：1990-11-14
申请号：EP89108511.0
申请日：1989-05-11
IPC分类号： H01L29/735 , H01L21/331
CPC分类号： H01L29/7317 , H01L29/735
摘要： Die Schaltungsstruktur enthält mindestens einen Bipolartransistor, dessen Emitter (13ab) als Teil einer auf einem Substrat (11) aufgewachsenen, dotierten Siliziumschicht (13) ausgebildet ist. Die dotierte Siliziumschicht (13) weist eine zu ihrer Oberflächennormalen parallele Flanke auf, die von einer die Basis des Bipolartransistors bildenden, dotierten Siliziumstruktur (17a, 17b) bedeckt ist. Der Bipolartransistor weist eine selbstjustierte wirksame Emitterweite von 50 - 500 nm auf. Die Schaltungsstruktur ist für ECL- und CML-Logik einsetzbar.
摘要翻译： 电路包含至少一个双极晶体管，其发射极（13ab）是在衬底（11）上生长的掺杂硅层（13）的一部分。 掺杂硅层（13）具有平行于其表面法线的边缘，并且由形成双极晶体管的基极的掺杂硅结构（17a，17b）覆盖。 双极晶体管具有50-500nm的自对准有效发射极宽度。 该电路可用于ECL和CML逻辑。 ...
...
-
-
-
-
-
-
-
-
-
搜索结果
19 条记录 (耗时 0.01 秒)
