公开(公告)号：EP2535938A3

公开(公告)日：2013-02-20

申请号：EP12171809.2

申请日：2012-06-13

申请人： STMicroelectronics Inc ,  International Business Machines Corporation

发明人： Clevenger, Lawrence A. ,  Radens, Carl ,  Xu, Yiheng ,  Zhang, John H.

IPC分类号： H01L29/66

CPC分类号： H01L29/66666 ,  H01L21/28008 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/7781

摘要： A semiconductor device having a gate positioned in a recess between the source region and a drain region that are adjacent either side of the gate electrode. A channel region is below a majority of the source region as well as a majority of the drain region and the entire gate electrode.

公开(公告)号：EP2535938A2

公开(公告)日：2012-12-19

申请号：EP12171809.2

申请日：2012-06-13

申请人： STMicroelectronics Inc ,  International Business Machines Corporation

发明人： Clevenger, Lawrence A. ,  Radens, Carl ,  Xu, Yiheng ,  Zhang, John H.

IPC分类号： H01L29/66

CPC分类号： H01L29/66666 ,  H01L21/28008 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/7781

摘要： A semiconductor device having a gate positioned in a recess between the source region and a drain region that are adjacent either side of the gate electrode. A channel region is below a majority of the source region as well as a majority of the drain region and the entire gate electrode.

摘要翻译： 一种半导体器件，其具有位于源极区域和漏极区域之间的与栅电极的任一侧相邻的凹槽中的栅极。 沟道区域低于源极区域的大部分以及漏极区域和整个栅极电极的大部分。

公开(公告)号：EP2713390A2

公开(公告)日：2014-04-02

申请号：EP13184857.4

申请日：2013-09-17

申请人： STMicroelectronics, Inc. ,  International Business Machines Corporation

发明人： Zhang, John H ,  Clevenger, Lawrence A ,  Radens, Carl ,  Xu, Yiheng

IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L23/532

CPC分类号： H01L21/76834 ,  H01L21/76831 ,  H01L23/5226 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A plurality of metal tracks (48a, 48b, 48c) are formed in a plurality of intermetal dielectric layers (38) stacked in an integrated circuit die. Thin protective dielectric layers (52a, 52b) are formed around the metal tracks. The protective dielectric layers act as a hard mask to define contact vias (64a, 64b, 64c) between metal tracks in the intermetal dielectric layers.

摘要翻译： 的金属轨道（48A，48B，48C）形成有多个在堆叠到集成电路的金属间介电层（38）的复数。 薄的保护介电层（52A，52B）围绕的金属轨道形成。 保护性电介质层充当硬掩模，以限定在所述金属间介电层的金属轨道之间的接触通孔（64A，64B，64C）。

公开(公告)号：EP2713389A2

公开(公告)日：2014-04-02

申请号：EP13184856.6

申请日：2013-09-17

申请人： STMicroelectronics, Inc. ,  International Business Machines Corporation

发明人： Zhang, John H ,  Clevenger, Lawrence A ,  Radens, Carl ,  Xu, Yiheng

IPC分类号： H01L21/768

CPC分类号： H01L21/76816 ,  H01L21/76807 ,  H01L21/76831 ,  H01L21/76834 ,  H01L21/76838 ,  H01L21/76897 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/53295

摘要： A plurality of metal tracks (32,50,66) are formed in an integrated circuit die (20) in three metal layers stacked within the die. A protective dielectric layer (42,52) is formed around metal tracks of an intermediate metal layer (50). The protective dielectric layer acts as a hard mask to define contact vias (49) between metal tracks in the metal layers above and below the intermediate metal layer.

摘要翻译： 多个金属轨道（32,50,66）形成在堆叠在管芯内的三个金属层的集成电路管芯（20）中。 在中间金属层（50）的金属轨道周围形成有保护电介质层（42,52）。 保护性介电层用作硬掩模，以在中间金属层上方和下方的金属层中的金属轨道之间限定接触通孔（49）。