公开(公告)号：EP1035571A1

公开(公告)日：2000-09-13

申请号：EP00410026.9

申请日：2000-03-10

申请人： STMicroelectronics S.A. ,  FRANCE TELECOM

发明人： Gris, Yvon ,  Troillard, Germaine

IPC分类号： H01L21/331

CPC分类号： H01L29/66272

摘要： L'invention concerne un procédé de fabrication d'un transistor bipolaire dans un substrat semiconducteur (11) de type N, comprenant les étapes consistant à déposer une première couche (13) de silicium polycristallin de contact de base et la doper ; déposer une deuxième couche (14) d'oxyde de silicium ; former dans les première et deuxième couches une ouverture (W) ; effectuer un recuit pour former une troisième couche mince d'oxyde (16) et durcir la deuxième couche d'oxyde ; implanter un dopant de type P ; déposer une quatrième couche (18) de nitrure de silicium ; déposer une cinquième couche (19) d'oxyde de silicium et la graver ; graver de façon anisotrope les cinquième, quatrième et troisième couches ; procéder à des nettoyages pendant lesquels la cinquième couche est regravée et prend un profil évasé ; déposer une sixième couche (20) de silicium polycristallin ; et implanter un dopant de type N.

摘要翻译： 包括蚀刻氧化硅层（19）以形成沉积多晶硅的钟口开口的双极晶体管生产是新的。 在第一导电类型半导体衬底（11）中制造双极晶体管包括沉积和掺杂多晶硅基底接触层（13），沉积氧化硅层（14）并在两层中形成开口，接着是新的步骤 （a）退火以形成氧化物薄膜（16）并使氧化硅层（14）硬化; （b）植入第二导电型掺杂剂; （c）沉积氮化硅层（18）; （d）沉积和蚀刻另外的氧化硅层（19）; （e）各向异性地蚀刻氧化硅层（19），氮化硅层（18）和氧化物薄膜（16）; （f）在重新蚀刻氧化硅层（19）的同时进行清洗以形成钟形开口（W1）; （g）沉积多晶硅层; 和（h）注入第一导电型掺杂剂。

公开(公告)号：EP0933801A1

公开(公告)日：1999-08-04

申请号：EP99410006.3

申请日：1999-01-29

申请人： STMicroelectronics S.A. ,  FRANCE TELECOM

发明人： Gris, Yvon ,  Troillard, Germaine ,  Mourier, Jocelyne

IPC分类号： H01L21/205 ,  H01L21/20 ,  C30B29/06 ,  C30B25/18 ,  H01L21/285 ,  H01L29/417 ,  H01L21/265

CPC分类号： C30B29/06 ,  C30B25/02 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/0262 ,  H01L29/66287 ,  Y10S117/913

摘要： L'invention concerne un procédé de dépôt d'une couche de silicium sur un substrat de silicium monocristallin (11), de sorte que cette couche de silicium soit monocristalline, mais d'orientation différente de celle du substrat, comprenant les étapes consistant à délimiter une fenêtre sur le substrat ; créer à l'intérieur de la fenêtre des défauts interstitiels (14) dans une proportion atomique inférieure à un sur cent ; et effectuer un dépôt de silicium (15') dans des conditions correspondant généralement à celles d'un dépôt épitaxial, mais à une température inférieure à 900°C.

摘要翻译： 在外延沉积条件下，但是在低温下将单晶硅层沉积到包含间隙缺陷的局部单晶硅衬底区域（14）上。 通过以下步骤进行单晶硅层沉积到不同取向的单晶硅衬底（11）上：（a）在衬底的暴露部分中产生小于1原子％的间隙缺陷（14）; 和（b）在外延沉积条件下沉积硅（15'），但低于900℃。优选特征：通过在氧化硅层中的开口注入电中性元素而产生缺陷。

公开(公告)号：EP0851488B1

公开(公告)日：2003-03-12

申请号：EP97410150.3

申请日：1997-12-24

申请人： STMicroelectronics S.A.

发明人： Gris, Yvon ,  Mourier, Jocelyne ,  Troillard, Germaine

IPC分类号： H01L21/8249 ,  H01L27/06

CPC分类号： H01L21/8249 ,  H01L27/0623