利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.009 秒)

    VERFAHREN UND SYSTEM ZUM TEST WENIGSTENS EINES ELEKTRONISCHEN STEUERGERÄTS ALS VIRTUELLES STEUERGERÄT AUF EINEM SIMULATOR UND ENTSPRECHENDER SIMULATOR
    2.
    发明公开
    VERFAHREN UND SYSTEM ZUM TEST WENIGSTENS EINES ELEKTRONISCHEN STEUERGERÄTS ALS VIRTUELLES STEUERGERÄT AUF EINEM SIMULATOR UND ENTSPRECHENDER SIMULATOR 审中-实审

    公开(公告)号：EP4407466A1

    公开(公告)日：2024-07-31

    申请号：EP22197283.9

    申请日：2022-09-23

    申请人： dSPACE GmbH

    发明人： Engel, Felix ,  Hildebrand, Andre

    IPC分类号： G06F11/26 ,  G06F11/34 ,  G06F11/16 ,  G05B19/05

    CPC分类号： G06F11/3457 ,  G06F11/1641 ,  G06F11/261 ,  G05B19/056 ,  G06F2117/0820200101 ,  G06F11/26 ,  G06F2115/0220200101 ,  G06F30/3308

    摘要： Beschrieben und dargestellt ist ein Verfahren (1) zum Test wenigstens eines elektronischen Steuergeräts (2), als virtuelles Steuergerät (3) auf einem Simulator (4) mit wenigstens einer Simulatorrecheneinheit (5), wobei das elektronische Steuergerät (2) eine Hardwarekonfiguration (6) mit wenigstens einer Recheneinheit (6a) und einer Externschnittstelle (6b) zum Austausch von Daten und eine der Hardwarekonfiguration (6) zugeordnete Softwarekonfiguration (7) aufweist, wobei die Softwarekonfiguration (7) eine Internfunktionalität (7a) und eine Externschnittstellenfunktionalität (7b) umfasst, wobei das elektronische Steuergerät (2) auf das virtuelle Steuergerät (3) abgebildet wird, indem die Internfunktionalität (7a) der Softwarekonfiguration (7) des elektronischen Steuergeräts (2) als Internfunktionalität (8a) einer Softwarekonfiguration (8) des virtuellen Steuergeräts (3) übernommen wird und indem die Externschnittstellenfunktionalität (7b) des elektronischen Steuergerätes (2) ersetzt wird durch eine Datentransferfunktionalität (9a) einer Softwarekonfiguration (10) der Simulatorrecheneinheit (5), wobei die Softwarekonfiguration (8) des virtuellen Steuergeräts (3) in ausführbaren Code für die Simulatorrecheneinheit (5) übersetzt und auf dem Simulator (4) ausgeführt wird.
    Eine automatische Testmöglichkeit für elektronische Steuergeräte (2) mit verschiedenen Recheneinheiten (6a) unterschiedlicher Art wird dadurch realisiert, dass die Hardwarekonfiguration (6) des elektronischen Steuergeräts (2) wenigstens eine erste Recheneinheit (6a1) und eine zweite Recheneinheit (6a2) unterschiedlicher Art aufweist, dass die Softwarekonfiguration (7) des elektronischen Steuergeräts (2) zumindest Internfunktionalitäten (7a1, 7a2) für die erste Recheneinheit (6al) und die zweite Recheneinheit (6a2) umfasst, wobei zumindest die Internfunktionalität (7a1) der ersten Recheneinheit (6a1) eine Internfunktion (f_i) der Internfunktionalität (7a2) der zweiten Recheneinheit (6a2) aufruft (11), dass eine Beschreibung (12) der Hardwarekonfiguration (6) und der Softwarekonfiguration (7) des elektronischen Steuergeräts (2) einschließlich der Zuordnung (13) der Internfunktionalitäten (7al), (7a2) der Softwarekonfiguration (7) des elektronischen Steuergeräts (2) zu den Recheneinheiten (6al), (6a2) des elektronischen Steuergeräts (2) und die Internfunktionalitäten (7al, 7a2) der Recheneinheiten (6al, 6a2) des elektronischen Steuergeräts (2) selbst bereitgestellt (15) werden, dass mittels Auswertung der Beschreibung (12) des elektronischen Steuergeräts (2) jede Recheneinheit (6al, 6a2) jeder Art des elektronischen Steuergeräts (2) mit einer zugeordneten Internfunktionalität (7a1, 7a2) auf eine virtuelle Unterrecheneinheit (13.1, 13.2) entsprechender Art abgebildet (16) wird, wobei die Internfunktionalität (7a1, 7a2) des elektronischen Steuergeräts (2) der abgebildeten Recheneinheit (6al, 6a2) in eine auf der Simulatorrecheneinheit (5) ausführbare Internfunktionalität (8a1, 8a2) der virtuellen Unterrecheneinheit (13.1, 13.2) übertragen wird, und dass mittels Auswertung (14) der bereitgestellten Internfunktionalitäten (7al, 7a2) der ersten Recheneinheit (6al) des elektronischen Steuergeräts (2) und der zweiten Recheneinheit (6a2) des elektronischen Steuergeräts (2) ermittelt wird, welche Recheneinheiten (6a1, 6a2) des elektronischen Steuergeräts (2) durch Zugriff auf eine Internfunktion (f_i) einer anderen Recheneinheit (6a1, 6a2) des elektronischen Steuergeräts (2) in Datenaustausch miteinander stehen und die Zugriffe (11) auf Internfunktionen (f_i) einer anderen Recheneinheit (6a1, 6a2) bei dem virtuellen Steuergerät (3) ersetzt werden durch eine Datentransferfunktionalität (9b) der Softwarekonfiguration (10) der Simulatorrecheneinheit (5).

    METHOD AND APPARATUS FOR SIMULATING AN ELECTRICAL CIRCUIT, DIGITAL REAL-TIME SIMULATOR, COMPUTER PROGRAM AND COMPUTER-READABLE MEDIUM
    3.
    发明公开
    METHOD AND APPARATUS FOR SIMULATING AN ELECTRICAL CIRCUIT, DIGITAL REAL-TIME SIMULATOR, COMPUTER PROGRAM AND COMPUTER-READABLE MEDIUM 审中-公开

    公开(公告)号：EP4383120A1

    公开(公告)日：2024-06-12

    申请号：EP22212271.5

    申请日：2022-12-08

    申请人： Plexim GmbH

    发明人： Allmeling, Jost

    IPC分类号： G06F30/33 ,  G06F30/3308

    CPC分类号： G06F30/33 ,  G06F30/3308

    摘要： A method for simulating an electrical circuit is disclosed, wherein the electrical circuit comprises at least one half-bridge and at least one other component, wherein the half-bridge and the at least one other component interact with each other, said half-bridge comprises two switching elements, each of the two switching elements is able to attain an open position and a closed position, at most one of the two switching elements is in the closed position at any time, the at least one half-bridge is modeled by a control logic, only one single switch (ST) and a variable voltage source, wherein the control logic controls the one single switch (ST) and the variable voltage source, the control logic is able to attain three different states for simulating the interaction between the half-bridge and the other component, wherein the method comprises determining a current and/or voltage of the electrical circuit by means of the control logic, the one single switch (ST) and the variable voltage source.

    VERFAHREN ZUM ERSTELLEN UND BEREITSTELLEN EINES FPGA BUILD RESULTS EINES FPGA-MODELLS
    4.
    发明公开
    VERFAHREN ZUM ERSTELLEN UND BEREITSTELLEN EINES FPGA BUILD RESULTS EINES FPGA-MODELLS 审中-公开

    公开(公告)号：EP4375869A1

    公开(公告)日：2024-05-29

    申请号：EP22209730.5

    申请日：2022-11-25

    申请人： dSPACE GmbH

    发明人： Lubeley, Dominik ,  Kronmüller, Martin ,  Puschmann, Frank ,  Hagendorf, Jörg

    IPC分类号： G06F30/323 ,  G06F30/327 ,  G06F30/3308 ,  G06F30/343 ,  G06F117/08

    CPC分类号： G06F30/343 ,  G06F30/323 ,  G06F30/327 ,  G06F30/3308 ,  G06F2117/0820200101

    摘要： Die Erfindung betrifft ein Verfahren zum Erstellen und Bereitstellen eines FPGA Build Results eines FPGA-Modells (1) mit wenigstens einer FPGA-Gesamtfunktionalität (2), mit folgenden Verfahrensschritten:
    a) Kennzeichnen des FPGA-Untersystems (5), wobei mittels des FPGA-Untersystems (5) die FPGA-Funktionalität eines FPGA-Modells (1) konfigurierbar ist,
    b) Kennzeichnen des Vorskalierungs-Untersystems (6) und des Nachskalierungs-Untersystems (7) eines FPGA-Modells (1) zur Ausführung auf einem Prozessor,
    c) Kennzeichnen von internen und externen Schnittstellen in dem Vorskalierungs-Untersystem (6) und Nachskalierungs-Untersystem (7), wobei die internen Schnittstellen einen Datenfluss innerhalb des FPGA-Modells (1) und die externen Schnittstellen einen Datenfluss von dem FPGA-Modell (1) weg gewährleisten,
    d) Generieren der FPGA-Gesamtfunktionalität (2),
    e) Generieren des FPGA Build Results anhand der generierten FPGA-Gesamtfunktionalität (2), wobei das FPGA Build Result eine einzelne Gesamtcontainer-Datei umfasst,
    f) Bereitstellen des FPGA Build Results an eine weitere Anwendung zum Bestimmen einer Funktionalität eines das FPGA-Modell (1) und das Prozessormodell (3) umfassendes Gesamtmodell (4).
    Auf diese Weise wird ein Verfahren zum Modellieren eines FPGA Build Results bereitgestellt, das zu einem einheitlichen FPGA-Modell (1) führt und somit die Weiterverwendung des FPGA-Build Results sicher und einfach gestaltet werden kann.