利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

10 条记录 (耗时 0.012 秒)

    Semiconductor device having a coupling capacitor
    3.
    发明公开
    Semiconductor device having a coupling capacitor 失效
    具有耦合电容器的半导体器件。

    公开(公告)号：EP0117566A2

    公开(公告)日：1984-09-05

    申请号：EP84102129.8

    申请日：1984-02-29

    申请人： KABUSHIKI KAISHA TOSHIBA

    发明人： Koyama, Takeshi

    IPC分类号： H01L27/06 ,  H01L23/52

    CPC分类号： H01L27/0777 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An n-type region (12) isolated by a p-type region (13) is formed on a p-type substrate (11). Within the n-type region (12), in order to constitute an npn-transistor, an n + region (15), a p-type region (14) and an n + region (16) are formed. Within the n-type region (12), a p-type region (17) is formed, and an insulating film (18) and a metal layer (19) are successively stacked on the p-type region (17) to form an oxide film capacitor. The p-type region (17) of the oxide film capacitor is in contact with the n + region (15) of the npn-transistor by means of a metal wiring. Within the p-type region (17) of the oxide film capacitor, an n + region may be further formed. An additional npn-transistor may be formed by the n + region, the p-type region (17) and n-type region (12).

    Dynamische bipolare Speicherzelle
    6.
    发明公开
    Dynamische bipolare Speicherzelle 失效
    Dynamische bipolare Speicherzelle。

    公开(公告)号：EP0003030A2

    公开(公告)日：1979-07-25

    申请号：EP78101635.7

    申请日：1978-12-09

    申请人： International Business Machines Corporation

    发明人： El-Kareh, Badih ,  Gersbach, Edwin John ,  Houghton, James Russell

    IPC分类号： G11C11/24 ,  G11C11/34 ,  H01L27/06

    CPC分类号： G11C11/403 ,  G11C11/39 ,  H01L27/0777 ,  H01L27/1023

    摘要： Es wird eine dynamische bipolare Speicherzelle angegeben, die aus zwei komplementären, jeweils zwischen Basis und Kollektor verbundenen Transistoren besteht und, wobei der PNP-Transistor als Lesetransistor und der NPN-Transistor als Schreibtransistor dient und wobei die Speicherung zwischen der Basis des Lesetransistors und dem Kollektor der Schreibtransistors liegt. Der Speicherpunkt ist mit einer ersten Kapazität verbunden, die über der Emitter-Basisstrecke des Lesetransistors liegt, mit einem zweiten Kondensator, der über der Basis-Kollektorstrecke des NPN-Transistors und mit einem dritten Kondensator, der zwischen einem festen Potential und einem gemeinsamen Punkt zwischen Kollektor des Lesetransistors und Basis des Schreibtransistors liegt.

    摘要翻译： 这描述了一种特别用作随机存取存储器单元的新颖的双极动力单元。 在所述单元中，PNP晶体管驱动NPN晶体管，使得信息存储在PNP晶体管的基极节点处。 通过使用PNP晶体管作为读取晶体管，并且NPN作为写入晶体管，当以集成形式制造时，该单元利用单元隔离电容来增强存储的信息，而不增加单元中的寄生电容，从而获得0和 1信号比现有技术的电池可以获得。 这个单元格特别适用于存储器阵列。

    Semiconductor device having a coupling capacitor
    7.
    发明公开
    Semiconductor device having a coupling capacitor 失效
    具有耦合电容器的半导体器件

    公开(公告)号：EP0117566A3

    公开(公告)日：1986-06-25

    申请号：EP84102129

    申请日：1984-02-29

    申请人： KABUSHIKI KAISHA TOSHIBA

    发明人： Koyama, Takeshi

    IPC分类号： H01L27/06 ,  H01L23/52

    CPC分类号： H01L27/0777 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An n-type region (12) isolated by a p-type region (13) is formed on a p-type substrate (11). Within the n-type region (12), in order to constitute an npn-transistor, an n + region (15), a p-type region (14) and an n + region (16) are formed. Within the n-type region (12), a p-type region (17) is formed, and an insulating film (18) and a metal layer (19) are successively stacked on the p-type region (17) to form an oxide film capacitor. The p-type region (17) of the oxide film capacitor is in contact with the n + region (15) of the npn-transistor by means of a metal wiring. Within the p-type region (17) of the oxide film capacitor, an n + region may be further formed. An additional npn-transistor may be formed by the n + region, the p-type region (17) and n-type region (12).

    Verfahren zum Herstellen eines bipolaren Transistors in einem Halbleitersubstrat
    9.
    发明公开
    Verfahren zum Herstellen eines bipolaren Transistors in einem Halbleitersubstrat 失效
    在半导体衬底中制造双极晶体管的方法。

    公开(公告)号：EP0002670A1

    公开(公告)日：1979-07-11

    申请号：EP78101485.7

    申请日：1978-12-01

    申请人： International Business Machines Corporation

    发明人： Bhattacharyya, Arup ,  Wiedman III, Francis Walter

    IPC分类号： H01L21/225 ,  H01L21/70

    CPC分类号： H01L21/8222 ,  G11C11/404 ,  H01L21/2257 ,  H01L21/28525 ,  H01L27/0777 ,  H01L27/1023 ,  Y10S148/116 ,  Y10S148/131

    摘要： Durch das erfindungsgemäße Verfahren wird ein Halbleiteraufbau geschaffen, der innerhalb einer eingelassenen Oxid-Isolationszone (12) untergebracht ist. Er besteht aus einem Halbleitersubstrat (10) eines ersten Leitungstyps, innerhalb dessen ein Kollektor (22) des entgegengesetzten Leitungstyps unterhalb der Oberfläche des Substrats gebildet ist und für eine leichte Kontaktierung sich zum Teil bis an die Oberfläche des Substrats erstrecken kann. Eine erste Schicht aus dotiertem polykristallinem Silicium wird auf einem ersten Teil der Oberfläche des Substrats und im elektrischen Kontakt mit dem Substrat gebildet, das als Basis (29) eines Transistors wirkt. Die erste, aus polykristallinem Silicium (Polysilicium) bestehende Schicht (30) wird zur Bildung einer äußeren, darüberliegenden isolierenden Schicht (32) oxydiert. Eine zweite dotierte Polysilicium-Schicht wird über der äußeren isolierenden Schicht (32) auf einem zweiten Teil der Oberfläche des Substrats in der Weise niedergeschlagen, daß sie von dieser einen Abstand aufweist, der nur durch die Dicke der äußeren isolierenden Schicht auf der ersten Polysilicium-Schicht bestimmt ist. Der Dotierungsstoff in der zweiten Polysilicium-Schicht wird dann in die Oberfläche des Halbleitersubstrats eingetrieben und bildet da einen Emitter (33).

    摘要翻译： 通过本发明的方法，提供了一种半导体结构，其被容纳凹进氧化物隔离区域（12）内。 它由一个第一导电型，其内相反导电类型的集电极（22）在衬底的表面之下形成，并且可以延伸到所述衬底的所述表面的轻微接触部的半导体基板（10）的。 形成在衬底的表面的第一部分和与所述基底，其作为一个晶体管的基极（29）电接触掺杂的多晶硅的第一层。 第一多晶硅（多晶硅）现有层（30）被氧化，以形成一个外覆绝缘层（32）。 第二掺杂多晶硅层被沉积在衬底的表面的第二部分的外绝缘层（32）上以这样一种方式，它具有从这里仅由外绝缘层上的第一多晶硅的厚度的距离， 层被确定。 然后，在第二多晶硅层中的掺杂剂驱入该半导体基板的表面和形成有发射极（33）。

    Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität
    10.
    发明公开
    Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität 失效
    半导体耗尽层电容在集成设计和自举电路具有这样的半导体结电容。

    公开(公告)号：EP0000169A1

    公开(公告)日：1979-01-10

    申请号：EP78100194.6

    申请日：1978-06-19

    申请人： International Business Machines Corporation

    发明人： Tomczak, James Joseph ,  Wilson, Richard Norman

    IPC分类号： H01L27/08 ,  H03K19/003

    CPC分类号： H01L27/0808 ,  H01L27/0777 ,  H01L29/93 ,  H03K19/013 ,  H03K19/01806

    摘要： Eine Kapaxität in einer integrierten Schaltung wird mit konventioneller bipolarer Transistor-Technologie hergestellt. Die spannungsbhängige Kapazität wird durch eine in Sperrichtung gepolte Emitter-Basis-Grenzschicht (10) geliefert, parasiltäre Kapazitäten, z.B. Kollektor-Substrat (14), werden von der Emitter-Basis-Kapazität getrennt, indem die Basis-Kollektor-Grenzschicht (12) in Sperrichtung gepolt bleibt. Die Kapazität (T5) wird beispielsweise in einer Bootstrap-Treiberschaltung verwendet (Figure 4), deren Bootstrap-Strom von dieser transistorähnlichen Struktur (T5) geliefert wird; die interne Lastkapazität führt zu einem im wesentlichen konstanten Verhalten des Schaltkreises bei Änderungen der angesteuerten Last.

    摘要翻译： 在集成电路的Kapaxität产生与常规的双极晶体管技术。 所述spannungsbhängige容量由以相反的发射极 - 基极结极化（10），parasiltäre能力，例如提供 集电极 - 衬底（14），从发射极 - 基极电容通过基极 - 集电极阻挡层分离（12）保持反向偏置。 的电容（T5）时，例如，自举驱动器电路，（T5）被供给此晶体管状结构的自举电流; 内部负载电容导致电路的更改到从动负载基本恒定的行为。