公开(公告)号：EP0124906A3

公开(公告)日：1988-01-13

申请号：EP84105203

申请日：1984-05-08

Applicant: Siemens Aktiengesellschaft

Inventor： Strehl, Herbert, Dipl.-Ing.

IPC: H04L01/10 ,  H04J03/07

CPC classification number: H04L1/0057 ,  H04J3/07 ,  H04J3/12

Abstract: Das Digitalsignal-Multiplexgerät wenigstens einen Mul tiplexer (1, 2) und wenigstens einen Demultiplexer (6, 7) für Pulsrahmen mit mehreren Nutzinformationskanälen. Im Sen deteil befindet sich ein Datensicherungscoder (3) und im Empfangsteil ein Datensicherungsdecoder (5). Der Datens icherungscoder (3) erzeugt einen Fehlersicherungscode und belegt mit der Fehlersicherungsinformation einen oder mehrere Nutzinformationskanäle oder ganzzahlige Teile wenigstens eines Nutzinformationskanals im Pulsrahmen. Diese werden empfangsseitig dem Datensicherungsdecoder (5) zugeführt, der Fehler in allen oder einzelnen Kanälen des übertragenen Zeitmultiplexsignals erkennt und korrigiert. Auf diese Weise können alle oder einzelne beispielsweise für die Datenübertragung vorgesehene Nutzinformationskanäle mit geringerer Bitfehlerquote übertragen, ohne dabei die genormten Hierarchiestufen der Übertragungssysteme zu verlassen.

公开(公告)号：EP0197492A3

公开(公告)日：1988-01-07

申请号：EP86104448

申请日：1986-04-01

Applicant: Qiang Hua University

Inventor： Zeng, Lie-Guang Dep. Radio Electronics ,  Fen, Chung-Xi Dep. Radio Electronics

IPC: H04J03/07

CPC classification number: H04J3/073

Abstract: The present invention provides a method and an apparatus for modeling bit rate justification which is a kind of synchronouslplexiochronous compatible positive/zero/ negative bit rate justification apparatus and effectively eliminates the basic jitter in the positive/zero/negative justification by making use of the principle of transformation of the jitter spectrum, leaving only a small value of jitter in the output. The application of the apparatus of present invention in the frame structures of the positive/zero/negative justification for hierarachies of different orders can reduce the jitter from the full percentage of unit bit to several percents, while the complexity of the apparatus is basically equal to that of the positive justification. The apparatus of the present invention can widely be used in all kinds of digital communication transmission system to obtain good performance.

Abstract translation: 本发明提供了一种用于对比特率调整进行建模的方法和装置，该方法和装置是一种同步/同时兼容的正/负/负比特率调整装置，并且通过利用正/负/负比较对称来有效地消除了正/零/负对称中的基本抖动 改变抖动频谱的原理，在输出中只留下小的抖动值。 将本发明的装置应用于用于不同命令的级别的正/零/负对称的帧结构中，可将抖动从单位比特的百分比降低到几个百分点，而装置的复杂度基本等于 那正义的理由。 本发明的装置可广泛用于各种数字通信传输系统，以获得良好的性能。

公开(公告)号：EP0067971A3

公开(公告)日：1984-10-10

申请号：EP82104612

申请日：1982-05-27

Applicant: ANT Nachrichtentechnik GmbH

Inventor： Annecke, Karl-Heinz, Dr.-Ing.

IPC: G11C19/00 ,  H04L07/00 ,  H04J03/07

CPC classification number: H04J3/073 ,  G06F5/06 ,  G06F2205/061

Abstract: Die Erfindung betrifft eine Anordnung zur Verminderung von Phasenschwankungen im Ausgangstakt von elastischen Speichern, die bei Ausfall und Wiederkehr des externen Eingangataktes entstehen. Bisher waren bei Wiederkehr des externen Eingangstaktes langwierige und aufwendige Regel vorgänge notwendig, um den Mindestabstand zwischen der eingeschriebenen und ausgelesenen Speicherzelle des elas tischen Speichers wieder herzustellen. Erfindungsgemäß wird sofort bei Ausfall des externen Eingangstaktes der Schreib- und der Lesetakt durch einen mit der Sollfrequenz fo erzeugten Takt ersetzt, so daß der Mindestabstand zwischen der eingeschriebenen und der ausgelesenen Spei cherzelle auch für die Zeit des Betriebsausfalls erhalten bleibt und bei Wiedereinsetzen des externen Eingangstaktes keine zusätzlichen Regelvorgänge notwendig sind.

公开(公告)号：EP0209483A3

公开(公告)日：1988-08-31

申请号：EP86730089

申请日：1986-05-23

Applicant: KRONE Aktiengesellschaft

Inventor： Kliem, Helmut, Dr.

IPC: H04N07/13 ,  H04J03/07

CPC classification number: H04J3/04 ,  H04J3/07 ,  H04N7/56 ,  H04N19/152 ,  H04N19/50

公开(公告)号：EP0142723A3

公开(公告)日：1988-01-27

申请号：EP84112651

申请日：1984-10-19

Applicant: FUJITSU LIMITED

Inventor： Fukushima, Takeo ,  Mizuguchi, Masami ,  Furukawa, Takahiro ,  Yato, Yoshiaki ,  Sato, Kenji ,  Fujimoto, Naonobu ,  Murase, Tetsuro

IPC: H04J03/07

CPC classification number: H04J3/07

Abstract: The stuffing pulse and stuffing designation pulse which indicates presence or absence of a stuffing pulse are inserted in order to convert an input signal frequency to a higher frequency. in the present invention, the frame synchronization pulse is also used in common as the stuffing designation pulse. Therefore the stuffing designation can be done even where the frequency difference between the input signal frequency and output signal frequency is small.

公开(公告)号：EP0084675A3

公开(公告)日：1984-09-19

申请号：EP82111963

申请日：1982-12-23

Applicant: ANT Nachrichtentechnik GmbH

Inventor： Schmitz, Johann, Dipl.-Ing.

IPC: H04J03/07 ,  H04L07/00

CPC classification number: H04J3/07