-
公开(公告)号:JPS6135004A
公开(公告)日:1986-02-19
申请号:JP14012185
申请日:1985-06-26
CPC分类号: H03F3/3001 , H03F3/3067
-
公开(公告)号:JP2017525264A
公开(公告)日:2017-08-31
申请号:JP2016575557
申请日:2015-06-25
申请人: デヴィアレ
发明人: ピエール−エマニュエル・カルメル
CPC分类号: H03F1/0205 , H03F1/34 , H03F3/185 , H03F3/211 , H03F3/217 , H03F3/3001 , H03F3/45475 , H03F2200/03 , H03F2203/45281
摘要: この音声増幅器は、増幅される音声信号(Vin)のための入力(12)と、増幅された音声信号に基づいて負荷(16)に給電するための出力(14)と、音声信号(Vin)を受け取る、高い直線性・低出力インピーダンスの基準電圧の発生器(18)と、出力が結合インダクタンス(22)を通して基準電圧発生器(18)の出力に接続される電圧発生器(20)を含む電流発生器(19)と、増幅器の制御のために、電流発生器(19)への入力として、基準電圧発生器(18)で提供される電流(iA)を表す信号を導入する手段(32、40、42、60)とを含み、前記手段(32、40、42、60)が、結合インダクタンス(22)の値(L(iD))と負荷(16)に提供される電流(L・(diLOAD/dt))の時間に対するドリフトとの積を表す信号(diLOAD/dt)をさらに導入することができる。
-
13.
公开(公告)号:JP2007048283A
公开(公告)日:2007-02-22
申请号:JP2006207821
申请日:2006-07-31
申请人: Micrel Inc , マイクレル,インコーポレーテッド
发明人: W RITTER DAVID
IPC分类号: G05F1/56
CPC分类号: H03F1/34 , H03F3/30 , H03F3/3001 , H03F3/3008 , H03F3/45085 , H03F2200/78
摘要: PROBLEM TO BE SOLVED: To provide a DC voltage regulator made into an integrated circuit having stable control loops. SOLUTION: The voltage regulator having the control loops in which required silicon area is minimized is provided. A current limit signal generated by a current limit control loop in the voltage regulator is divided to minimize a zero generated in a compensation set associated with a voltage control loop. The compensation set can include a resistor (the zero) and a capacitor (a pole) connected in series between input and output terminals of an amplifier. A step of dividing the current limit signal includes a step of injecting a first portion of the current limit signal on the first side of the resistor and injecting a second portion of the current limit signal on the second side of the resistor. The ratio of the first and second portions is determined on the basis of a gain of the amplifier, thereby minimizing the effect of the resistor. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译: 要解决的问题:提供一种制成具有稳定控制回路的集成电路的直流稳压器。 解决方案:提供具有所需硅面积最小化的控制回路的电压调节器。 由电压调节器中的电流限制控制回路产生的电流限制信号被分配以最小化与电压控制回路相关联的补偿组中产生的零点。 补偿组可以包括串联在放大器的输入和输出端子之间的电阻器(零)和电容器(极)。 划分电流限制信号的步骤包括在电阻器的第一侧上注入限流信号的第一部分并在电阻器的第二侧上注入限流信号的第二部分的步骤。 基于放大器的增益确定第一和第二部分的比率,从而最小化电阻器的影响。 版权所有(C)2007,JPO&INPIT
-
公开(公告)号:JP3532365B2
公开(公告)日:2004-05-31
申请号:JP30482596
申请日:1996-11-15
申请人: 株式会社ルネサステクノロジ
CPC分类号: H03F3/3061 , G11B5/5526 , H03F3/3001 , H03F2203/30096 , H03F2203/30129
-
15.
公开(公告)号:JP2003502978A
公开(公告)日:2003-01-21
申请号:JP2001505134
申请日:2000-06-15
发明人: ストチノ、ジオバンニ
CPC分类号: H03F3/3001 , H03F3/3067
摘要: (57)【要約】 高精度、高速、および低電力消費の改良されたアーキテクチャを有する増幅器は、入力段(1)、中間段(2)、および出力段(3)を備え、中間段(2)は、2つの相補等級AB動作半部分(2a、2b)を組み合わせることによって設けられている。 相補等級AB動作半部分は相補入力段によって駆動され、一方、相補入力段は等級AB動作を行う。 前記半部分の一方は、低制限電流利得(G
U )を有し、適宜制御されているが必ずしもその必要はない。 他方の半部分は、高い、または非常に高い電流利得(G
D )を有し、制御することができるが、必ずしもその必要はない。 この増幅器の入力等級AB動作入力段(1)は、中間段の両半部分(2a、2b)に供給するために用いるのに適した、2対または1対の逆相出力電流(I
R およびI
L )を供給するのに適している。-
公开(公告)号:JPS6118343B2
公开(公告)日:1986-05-12
申请号:JP10415875
申请日:1975-08-29
发明人: ANRI JII OGYU , BERUNARUDO GERUBAA
IPC分类号: H01L21/822 , H01L21/00 , H01L21/8236 , H01L21/8238 , H01L27/00 , H01L27/04 , H01L27/06 , H01L27/088 , H01L27/092 , H01L29/78 , H03F3/30 , H03K3/354 , H03K19/0948
CPC分类号: H03K19/0948 , H01L21/00 , H01L27/00 , H01L27/0688 , H01L27/092 , H03F3/3001 , H03K3/3545
-
公开(公告)号:JPS59200510A
公开(公告)日:1984-11-13
申请号:JP7354683
申请日:1983-04-26
申请人: Citizen Watch Co Ltd
发明人: HANAOKA TADASHI
IPC分类号: H03F1/02 , H03F3/18 , H03F3/20 , H03F3/213 , H03F3/217 , H03F3/30 , H03F3/34 , H03F3/345 , H03F3/347
CPC分类号: H03F3/3001 , H03F3/3081
摘要: PURPOSE: To obtain a large output signal by a low source voltage while saving electric power when there is no signal by combining an input amplifier circuit with the output stage of a C-MOS amplifier.
CONSTITUTION: This amplifier consists of the input amplifier circuit 1 and output stage 2. The output terminal of this amplifier circuit 1 is connected to the input terminal of the output stage 2. The input terminal of the output stage 2, on the other hand, is connected to the gate of a P-MOSFET3 and also connected to the gate of an N-MOSFET5 through a capacitor 4. A bias voltage VB is impressed to the gate of the FET5 through a resistance 6, and drains of FETs 3 and 5 are connected in common and also connected to an output terminal OUT. Further, sources of the FETs 3 and 5 are connected to power source lines VDD and VSS respectively. Thus, a large output signal is obtained by a low source voltage while the electric power is saved when there is non-signal.
COPYRIGHT: (C)1984,JPO&Japio摘要翻译: 目的:通过将输入放大器电路与C-MOS放大器的输出级相结合,通过低电源电压获得大输出信号,同时在没有信号的情况下节省电力。 构成:该放大器包括输入放大器电路1和输出级2.该放大器电路1的输出端连接到输出级2的输入端。另一方面,输出级2的输入端, 连接到P-MOSFET3的栅极,并且还通过电容器4连接到N-MOSFET5的栅极。偏置电压VB通过电阻6施加到FET5的栅极,并且FET3和5的漏极 共同连接,也连接到输出端子OUT。 此外,FET3和5的源极分别连接到电源线VDD和VSS。 因此,当存在非信号时,通过低电源电压获得大的输出信号,同时节省电力。
-
公开(公告)号:JPS59156012A
公开(公告)日:1984-09-05
申请号:JP3058283
申请日:1983-02-25
申请人: Sony Corp
发明人: WATANABE KAZUO
CPC分类号: H03F3/3001 , H03F2203/45508
摘要: PURPOSE:To improve the driving capability without increasing a static current of each transistor (TR) constituting a complementary output amplifier circuit provided as an output amplifier stage by outputting an output signal corresponding to a level difference of input signals impressed to a differential amplifier circuit from a signal output terminal of the complementary output amplifier circuit. CONSTITUTION:A TR Ml at grounding side of the complementary output amplifier circuit 27 is driven in this operational amplifier by a level shift output signal shifting a level of a differential output signal with a large amplitude outputted from an output terminal 24 having a large output impedance connected to drains of TRs Me, Mg of the differential amplifier circuit 23 at a level shift circuit 25. Thus, the deterioration in the through-rate is prevented without flowing a large static current to TRs Mk, Ml of the complementary amplifier circuit 27, allowing to realize an operational amplifier suitable for circuit integration.
摘要翻译: 目的:为了提高驱动能力,而不会增加构成作为输出放大器级的互补输出放大器电路的每个晶体管(TR)的静态电流,该输出放大器电路通过将与输入到差分放大器电路的输入信号的电平差相对应的输出信号从 互补输出放大器电路的信号输出端。 构成:互补输出放大器电路27的接地侧的TR M1在该运算放大器中通过电平移位输出信号驱动,该电平移位输出信号从具有大输出阻抗的输出端子24输出的具有大振幅的差分输出信号的电平 在电平移位电路25处连接到差分放大器电路23的TRs Me,Mg的漏极。因此,防止通过率的劣化,而不会使大的静态电流流向互补放大器电路27的TRs Mk,M1, 允许实现适用于电路集成的运算放大器。
-
公开(公告)号:JP2018519756A
公开(公告)日:2018-07-19
申请号:JP2017568152
申请日:2016-06-30
申请人: トゥルンプフ ヒュッティンガー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト , TRUMPF Huettinger GmbH + Co. KG
发明人: アンドレ グレーデ , アレクサンダー アルト , ダニエル グルーナー , アントン ラバン
CPC分类号: H01J37/32174 , H03F3/193 , H03F3/3001 , H03F2200/451
摘要: プラズマ励起用に2MHz以上の周波数において1kW以上の出力電力を発生させるために適した高周波増幅器装置(1)において、当該高周波増幅器装置(1)は、a.2つのLDMOSトランジスタ(S1,S2)であって、そのソース端子はそれぞれアース接続点(5)と接続されており、これらのLDMOSトランジスタ(S1,S2)は同じ形態で形成されていて、1つのモジュール(3)(パッケージ)内に配置されている、2つのLDMOSトランジスタ(S1,S2)と、b.配線板(2)であって、面全体にわたり金属製冷却板(25)に当接し、複数のアース接続部(8,19,21,24)を介して、アース(26)と接続可能な冷却板(25)と接続されており、当該配線板(2)上にまたは当該配線板(2)にモジュール(3)が配置されている、配線板(2)と、c.電力トランス(7)であって、その1次巻線(6)はLDMOSトランジスタ(S1,S2)のドレイン端子と接続されている、電力トランス(7)と、d.信号トランス(10)であって、その2次巻線(13)の第1の端部は、1つまたは複数の抵抗性素子(14)を介して一方のLDMOSトランジスタ(S1)のゲート端子(15)と接続されており、第2の端部は、1つまたは複数の抵抗性素子(16)を介して他方のLDMOSトランジスタ(S2)のゲート端子(17)と接続されており、ゲート端子(15,17)各々は、少なくとも1つの電圧制限素子(18,20,18’,20’)を介してアース(19,21)と接続されている、信号トランス(10)とを含む。
-
公开(公告)号:JP2018519754A
公开(公告)日:2018-07-19
申请号:JP2017568148
申请日:2016-06-30
申请人: トゥルンプフ ヒュッティンガー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト , TRUMPF Huettinger GmbH + Co. KG
发明人: アンドレ グレーデ , アレクサンダー アルト , ダニエル グルーナー , アントン ラバン
CPC分类号: H03F1/523 , H01J37/32174 , H01L23/66 , H01L27/0629 , H01L29/7816 , H01L2223/6616 , H03F3/193 , H03F3/195 , H03F3/2176 , H03F3/3001 , H03F2200/451
摘要: プラズマ励起用に1MHz以上の周波数において1kW以上の出力電力を発生させるために適した非線形高周波増幅器装置(1)であって、この非線形高周波増幅器装置(1)は、a.2つのLDMOSトランジスタ(S1,S2)を含み、これらのソース端子はそれぞれアース接続点(5)と接続されており、LDMOSトランジスタ(S1,S2)は同じ形態で形成されていて、1つのモジュール(パッケージ)(3)内に配置されており、b.電力トランス(7)を含み、その1次巻線(6)はLDMOSトランジスタ(S1,S2)のドレイン端子と接続されており、c.信号トランス(10)を含み、その2次巻線(13)の第1の端部は、一方のLDMOSトランジスタ(S1)のゲート端子(15)と接続されており、第2の端部は、他方のLDMOSトランジスタ(S2)のゲート端子(17)と接続されており、d.各LDMOSトランジスタ(S1,S2)のドレイン端子からゲート端子(15,17)へのフィードバック経路(34,35)をそれぞれ含む。
-
-
-
-
-
-
-
-
-