-
公开(公告)号：JP2017005941A
公开(公告)日：2017-01-05
申请号：JP2015120169
申请日：2015-06-15
Applicant: 株式会社豊田中央研究所
IPC: H02M7/48
Abstract: 【課題】インバータにおけるスイッチング損失を低減する。 【解決手段】インバータはスイッチング素子Q11〜Q16を備え、スイッチング素子Q11〜Q16をオン/オフすることにより直流電力を交流電力に変換する。スイッチング素子Q11,Q12によって構成されるU相アームの出力端子、スイッチング素子Q13,Q14によって構成されるV相アームの出力端子、及び、スイッチング素子Q15,Q16によって構成されるW相アームの出力端子には、これらの出力端子を短絡する短絡スイッチ16が設けられている。PWM制御周期毎に所定期間中、短絡スイッチ16がオンにされ、短絡スイッチ16のオン期間中、スイッチング素子Q11,Q13,Q15がオフからオンに切り替えられ、スイッチング素子Q12,Q14,Q16がオンからオフに切り替えられる。または、その逆のスイッチング動作が実行される。 【選択図】図1
Abstract translation: 还原切换所述逆变器的损耗。 逆变器包括开关元件Q11至Q16，用于通过导通/关断开关元件Q11〜Q16 DC电力转换成AC电力。 U相的输出端子臂由开关元件Q11，Q12，通过开关元件Q13，Q14构成，V相臂的输出端子，和W相的输出端子臂由开关元件Q15，Q16构成的构成 是短路开关16用于短路提供这些输出端子。 在预定时间段期间为每个周期的PWM控制中，短路开关16在短路开关16的导通时间导通，开关元件Q11，Q13，Q15从断开切换为接通，开关元件Q12，Q14，Q16是从上 它被关闭。 或者，反向切换操作在其上执行。 点域1
-
公开(公告)号：JP2021027281A
公开(公告)日：2021-02-22
申请号：JP2019146354
申请日：2019-08-08
Applicant: 株式会社豊田中央研究所
Abstract: 【課題】トランスの漏れインダクタンスおよび巻線間の結合度を適度な値とする。 【解決手段】トランス1において、プライマリコア10の上面には円形状の溝16が形成されており、溝16の内側にプライマリ柱状部が形成されている。セカンダリコア12の下面にも円形状の溝が形成されており、溝の内側にセカンダリ柱状部が形成されている。プライマリ柱状部およびセカンダリ柱状部を構成する2つの分割柱は、それぞれの軸方向断面が分割ギャップ10G、12Gを形成する。第1プライマリ巻線22Aは、プライマリ柱状部に属する分割柱18Aの周囲に設けられ、第2プライマリ巻線22Bは、プライマリ柱状部に属する分割柱18Bの周囲に設けられている。セカンダリ巻線は、セカンダリ柱状部の周囲に設けられている。第1プライマリ巻線22Aの一端および第2プライマリ巻線22Bの一端とが接続された位置にタップが設けられている。 【選択図】図2
-
公开(公告)号：JP2018130001A
公开(公告)日：2018-08-16
申请号：JP2017023494
申请日：2017-02-10
Applicant: 株式会社豊田中央研究所
IPC: H02M3/155
Abstract: 【課題】出力電流が変化しても効率的な電力変換回路を提供する。 【解決手段】スイッチ素子S2の第1端はスイッチ素子S1及びスイッチ素子S3の第1端に接続され、スイッチ素子S2の第2端はコンデンサC1の第1端に接続され、スイッチ素子S1の第2端はコンデンサC1の第2端に接続され、スイッチ素子S3の第2端はリアクトルLmの第1端に接続され、リアクトルLmの第2端はスイッチ素子S1の第2端に接続され、スイッチ素子S1の第1端と第2端の少なくとも一方にリアクトルLbが接続され、スイッチ素子S2の第2端とスイッチ素子S3の第2端の少なくとも一方にスイッチ素子S4が接続されている。そして、電源10、リアクトルLb、およびリアクトルLmで、閉回路を構成する期間と、電源10、リアクトルLb、リアクトルLm、および負荷102で、閉回路を構成する期間と、を交互に生起する1段昇圧モードを有する。 【選択図】図1
-
公开(公告)号：JP2017153172A
公开(公告)日：2017-08-31
申请号：JP2016030729
申请日：2016-02-22
Applicant: 株式会社豊田中央研究所
IPC: H02M3/155
Abstract: 【課題】電源システムに含まれる素子における損失を低減する。 【解決手段】第1の直流電源10aと第1のリアクトル10bが負荷を介さずに閉回路を形成すると共に、第2の直流電源12aと第2のリアクトル12bが負荷を介して閉回路を形成する第1の制御状態と、第1の直流電源10aと第1のリアクトル10bが負荷を介して閉回路を形成すると共に、第2の直流電源12aと第2のリアクトル12bが負荷を介さずに閉回路を形成する第2の制御状態と、に制御され、第1の制御状態と第2の制御状態において、第1のリアクトル10bを流れる電流経路と第2のリアクトル12bを流れる電流経路とに共通のスイッチング素子を備え、第1の制御状態と第2の制御状態とを時比率で切り替えることで、出力電圧を第1の直流電源10aと第2の直流電源12aの和電圧となるように制御する。 【選択図】図4
-
公开(公告)号：JP5794091B2
公开(公告)日：2015-10-14
申请号：JP2011224049
申请日：2011-10-11
Applicant: 株式会社豊田中央研究所
CPC classification number: Y02E60/142 , Y02T10/7011
-
Patent Agency Ranking
公开(公告)号：JP6922337B2
公开(公告)日：2021-08-18
申请号：JP2017069614
申请日：2017-03-31
Applicant: 株式会社豊田中央研究所
IPC: H02J7/02 , H01M10/42 , G01R31/382 , G01R31/3828 , G01R31/3835 , G01R31/3842 , G01R31/385 , G01R31/387 , G01R31/388 , H02J7/00 , H01M10/48
-
-
-
-
-
-
Search Results
99
records
(took 0.036 seconds)
