公开(公告)号：JP2017527988A

公开(公告)日：2017-09-21

申请号：JP2017502162

申请日：2014-08-13

Applicant: インテル・コーポレーション

Inventor： ウィ テン、ハン ,  ウィ テン、ハン ,  ダスグプタ、サンサプタク ,  ムーン スン、セウン ,  ムーン スン、セウン ,  ガードナー、サナズ ,  ラドスアフリェヴィッチ、マルコ ,  チャウ、ロバート

IPC: H01L21/338 ,  H01L21/28 ,  H01L21/336 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/41783 ,  H01L21/28587 ,  H01L29/0843 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/401 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787

Abstract: 自己整合ゲートを有するIII−Nトランジスタ、かかるトランジスタを組み入れるシステム、および、それらを形成するための方法に関連した技法が論述される。かかるトランジスタは、隆起型ソースと隆起型ドレインとの間の分極層と、該ソースと該ドレインとの間にかつ分極層の上方にあるゲートと、該ソースおよび該ドレインの上方にあり、かつ、分極層に隣接するゲートの少なくとも一部分が開口部と整合されるように間に開口部を有する横方向エピタキシャル過成長とを含む。