半導体装置の製造方法、及び、半導体装置

    公开(公告)号:JP2021197416A

    公开(公告)日:2021-12-27

    申请号:JP2020101740

    申请日:2020-06-11

    申请人: 株式会社JOLED

    摘要: 【課題】ゲート絶縁層の側面における電流リークを抑制でき、かつ、酸化物半導体層の膜減りを抑制できる半導体装置の製造方法などを提供する。 【解決手段】半導体装置の製造方法は、酸化物半導体層15と、ゲート電極18と、酸化物半導体層15及びゲート電極18の間に配置されるゲート絶縁層I1とを備える半導体装置の製造方法であって、酸化物半導体層15を形成し、酸化物半導体層15上に、ゲート絶縁層I1を形成し、ゲート絶縁層I1上に、ゲート導電膜18Mを形成し、ゲート絶縁層I1の少なくとも一部をエッチングストッパとして用いて、酸化物半導体層15を除去し得るエッチング材料によって、ゲート導電膜18Mの一部を除去することによってゲート電極18を形成する。 【選択図】図1

    エッチング方法及び基板処理装置

    公开(公告)号:JP2021197378A

    公开(公告)日:2021-12-27

    申请号:JP2020100202

    申请日:2020-06-09

    摘要: 【課題】処理室内の圧力を安定して制御するエッチング方法及び基板処理装置を提供する。 【解決手段】エッチング方法は、第1のチタン膜と下層のアルミニウム膜とを有する積層膜が形成された基板を配置する工程と、圧力制御バルブの開度を自動制御しながら、第1のチタン膜をエッチングする工程と、チタン膜をエッチングする工程においてサンプリングされた圧力制御バルブの開度の値から第1の開度値を算出する工程と、アルミニウム膜のエッチングの開始時に圧力制御バルブの開度を第1の開度値に設定し、アルミニウム膜をエッチングする工程と、アルミニウム膜をエッチングする工程において圧力を監視し、圧力が閾値を超えた場合に、第1の開度値を予め定められた変化量により第2の開度値に変更する工程と、アルミニウム膜のエッチングが終了するまでの間、第2の開度値に変更する工程を1回以上行う工程と、を実施する。 【選択図】図4

    窒化物半導体装置
    3.
    发明专利

    公开(公告)号:JPWO2020174956A1

    公开(公告)日:2021-12-23

    申请号:JP2020002354

    申请日:2020-01-23

    摘要: 窒化物半導体装置1は、電子走行層を構成する第1窒化物半導体層13と、第1窒化物半導体層上に形成され、電子供給層を構成する第2窒化物半導体層14と、第2窒化物半導体層上に配置され、少なくとも一部にリッジ部15Aを有し、アクセプタ型不純物を含む窒化物半導体ゲート層15と、窒化物半導体ゲート層の少なくともリッジ部上に配置されたゲート電極4と、第2窒化物半導体層上に配置され、リッジ部に平行なソース主電極部3Aを有するソース電極3と、第2窒化物半導体層上に配置され、リッジ部に平行なドレイン主電極部5Aを有するドレイン電極5とを含む。リッジ部の長手方向が、第2窒化物半導体層を構成する半導体結晶構造の[110]方向である。

    窒化物半導体装置
    6.
    发明专利

    公开(公告)号:JP2021190501A

    公开(公告)日:2021-12-13

    申请号:JP2020092311

    申请日:2020-05-27

    发明人: 阿久津 稔

    摘要: 【課題】二次元電子ガスに対するソース電極およびドレイン電極のオーミック接触抵抗を低減することができる窒化物半導体装置を提供する。 【解決手段】窒化物半導体装置1は、電子走行層を構成する第1窒化物半導体層4と、第1窒化物半導体層4上に形成され、電子供給層を構成する第2窒化物半導体層5と、第2窒化物半導体層5上に形成され、第2窒化物半導体層よりもバンドギャップが大きい窒化物半導体からなるエッチングストップ層6と、エッチングストップ層6上に形成されたゲート部20と、エッチングストップ層上に、ゲート部を挟んで対向配置されたソース電極11およびドレイン電極12とを含む。ソース電極11およびドレイン電極12の下端部は、エッチングストップ層6を厚さ方向に貫通して、第2窒化物半導体層5の厚さ中間部まで入り込んでいる。 【選択図】図1

    半導体装置の製造方法
    7.
    发明专利

    公开(公告)号:JP2021190482A

    公开(公告)日:2021-12-13

    申请号:JP2020091778

    申请日:2020-05-26

    摘要: 【課題】 絶縁膜を高精度でエッチングするとともに半導体層に対するダメージを抑制する半導体装置の製造方法を提供することである。 【解決手段】 この製造方法は、半導体A1の上に第1絶縁膜IF1を成膜する工程と、第1絶縁膜IF1の上に第2絶縁膜IF2を成膜する工程と、第2絶縁膜IF2の上にマスクパターンMS1を形成する工程と、第1絶縁膜IF1および第2絶縁膜IF2をエッチングする工程と、を有する。第1エッチング工程では、CHF 3 ガスを含むガスをプラズマ化するドライエッチングにより、マスクパターンMS1に覆われていない非マスク領域NMR1の第2絶縁膜IF2を除去して第1絶縁膜IF1を露出させる。第2エッチング工程では、COF 2 ガスを含むガスをプラズマ化するドライエッチングにより、露出させた第1絶縁膜IF1を除去して半導体A1を露出させる。 【選択図】図5

    表示装置
    9.
    发明专利
    表示装置 审中-公开

    公开(公告)号:JP2021185423A

    公开(公告)日:2021-12-09

    申请号:JP2021127470

    申请日:2021-08-03

    摘要: 【課題】ゲートドライバ回路の設計により狭額縁化を達成した半導体装置を提供する。 【解決手段】表示装置のゲートドライバにおいて、シフトレジスタユニットと、デマルチ プレクサ回路と、n本の信号線と、を有する。シフトレジスタユニット1段につき、n本 のクロック信号を伝達する信号線を接続することで(n−3)つの出力信号を出力するこ とができ、nが大きくなるほど出力に寄与しないクロック信号を伝達する信号線の割合が 小さくなるため、シフトレジスタユニット1段につき、1つの出力信号を出力する従来の 構成に比べ、シフトレジスタユニット部分の占有面積は小さくなり、ゲートドライバ回路 の狭額縁化を達成することが可能となる。 【選択図】図9