公开(公告)号：JP2021506113A

公开(公告)日：2021-02-18

申请号：JP2020530487

申请日：2018-11-09

Applicant: シリコン ストーリッジ テクノロージー インコーポレイテッド ,  SILICON STORAGE TECHNOLOGY, INC.

Inventor： ヤン、ジェン−ウェイ ,  ウー、マン−タン ,  チェン、チュン−ミン ,  スー、チエン−シェン ,  ドー、ナン

IPC: H01L29/788 ,  H01L29/792 ,  H01L27/11524 ,  H01L27/11546 ,  H01L21/8234 ,  H01L27/088 ,  H01L27/11531 ,  H01L21/336

Abstract: メモリデバイスは、同じ半導体基板に形成された、メモリセル、論理デバイス、及び高電圧デバイスを含む。メモリセル及び高電圧デバイスの下の基板の上面の部分は、論理デバイスの下の基板の上面部分に対して凹部加工されている。メモリセルは、基板のチャネル領域の第1の部分の上方に配設されたポリシリコン浮遊ゲートと、チャネル領域の第2の部分の上方に配設されたポリシリコンワード線ゲートと、基板のソース領域の上方に配設されたポリシリコン消去ゲートと、浮遊ゲートの上方に配設され、高K誘電体を含む複合絶縁層によって浮遊ゲートから絶縁された金属制御ゲートと、を含む。論理デバイスは、基板の上方に配設された金属ゲートを含む。高電圧デバイスは、基板の上方に配設されたポリシリコンゲートを含む。 【選択図】図25

公开(公告)号：JP2020536392A

公开(公告)日：2020-12-10

申请号：JP2020519326

申请日：2018-09-21

Applicant: シリコン ストーリッジ テクノロージー インコーポレイテッド ,  SILICON STORAGE TECHNOLOGY, INC.

Inventor： ヤン、ジェン−ウェイ ,  チェン、チュン−ミン ,  ウー、マン−タン ,  ファン、チェン−チー ,  ドー、ナン

IPC: H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L27/11524

Abstract: メモリエリア内にメモリセルを有するメモリデバイス、並びに第1及び第2の周辺エリア内に論理デバイスを形成する方法。メモリセルはそれぞれ、浮遊ゲート、ワード線ゲート、及び消去ゲートを含み、それぞれの論理デバイスはゲートを含む。ワード線ゲートの下の酸化物は、浮遊ゲートと消去ゲートとの間のトンネル酸化物とは別に形成され、第1の周辺エリア内のゲート酸化物でもある。ワード線ゲート、消去ゲート、及び両方の周辺エリア内のゲートは、同じポリシリコン層から形成される。消去ゲートとソース領域との間の酸化物は、トンネル酸化物より厚く、トンネル酸化物は、ワード線ゲートの下の酸化物より厚い。 【選択図】図29A