公开(公告)号：JPWO2016110905A1

公开(公告)日：2017-10-12

申请号：JP2016568176

申请日：2015-12-18

Applicant: パナソニックIpマネジメント株式会社

Inventor： 中西　和幸 ,  和幸 中西 ,  大輔 松岡 ,  大輔 松岡

IPC: H01L21/822 ,  H01L21/82 ,  H01L27/04

CPC classification number: H01L27/0296 ,  G06F17/50 ,  G06F17/5072 ,  H01L21/82 ,  H01L21/822 ,  H01L21/823475 ,  H01L23/5226 ,  H01L23/5286 ,  H01L27/0207 ,  H01L27/0255 ,  H01L27/0266 ,  H01L27/0274 ,  H01L27/0288 ,  H01L27/04 ,  H01L27/06 ,  H01L28/20 ,  H01L29/0684 ,  H01L29/1095 ,  H02H9/046

Abstract: 半導体装置(1)は、接地電源線(112)に接続された第1の回路と、接地電源線(112)と独立の接地電源線(122)に接続され、複数の標準セル(23〜25)で構成される第2の回路と、第1の回路及び第2の回路との間に介在して接続された保護回路とを備え、保護回路は、第1の回路と第2の回路との間に直列に接続された抵抗素子(211)と、抵抗素子(211)の第2の回路側のノードと、接地電源線(122)との間に介在して接続され、当該ノードと当該接地電源線(122)との間の電位差を所定の電圧以下にクランプする保護素子とを有し、ドメイン(20)に配置されたセルであって、セル高さが標準セル(23〜25)の整数倍のセルである保護セル(21及び22)に形成されている。

公开(公告)号：JPWO2015098017A1

公开(公告)日：2017-03-23

申请号：JP2015554524

申请日：2014-12-11

Applicant: パナソニックIpマネジメント株式会社

Inventor： 中西　和幸 ,  和幸 中西

IPC: H03K3/356 ,  H03K3/037

CPC classification number: H03K3/356121 ,  H03K3/012 ,  H03K3/037 ,  H03K3/356026 ,  H03K3/35606

Abstract: 半導体集積回路への書き込み動作とデータ保持能力とを保証しつつ、低消費電力化に有効な技術を提供する。第1ノードと第2ノードとの間に接続された半導体集積回路は、第1〜第4トランジスタによって構成されている。そして、第2ノードの信号が変化するとき、第4トランジスタがオンされ、第2トランジスタのゲートに、第3電位から第4トランジスタの閾値分シフトした電位が与えられるように構成されている。このため、半導体集積回路へのデータを容易に書き込むことができ、かつデータ保持能力を保証することができる。