パワー半導体素子およびその製造方法

    公开(公告)号:JP2021185595A

    公开(公告)日:2021-12-09

    申请号:JP2021086409

    申请日:2021-05-21

    Abstract: 【課題】チャネル密度を高める炭化シリコンのパワー半導体素子及びその製造方法を提供する。 【解決手段】パワー半導体素子100−1は、炭化シリコンの半導体層105と、半導体層のゲート絶縁層118とゲート電極層120と、第1導電型を有するドリフト領域107、ドリフト領域の突出部分107aと接する第1ウェル領域110a及びゲート電極層の外側の半導体層に形成され、第1ウェル領域と連結された第2ウェル領域110bを含み、第2導電型を有するウェル領域110と、第1ウェル領域内に形成された第1ソース領域112a及び第2ウェル領域110b内に形成され、第1ソース領域と連結された第2ソース領域112bを含み、第1導電型を有するソース領域112と、ゲート電極層の下部に配置され、ドリフト領域の突出部分と第1ソース領域の間の半導体層に形成され、反転チャネルが形成され、第1導電型を有するチャネル領域110cとを含む。 【選択図】図1

    パワー半導体素子およびその製造方法

    公开(公告)号:JP2021190711A

    公开(公告)日:2021-12-13

    申请号:JP2021088568

    申请日:2021-05-26

    Abstract: 【課題】電界集中を緩和しつつチャネル密度を高めることができる炭化シリコンのパワー半導体素子及びその製造方法を提供する。 【解決手段】パワー半導体素子100−1は、炭化シリコンの半導体層105の表面から内部に一方向に伸びた少なくとも1つのトレンチ116と、トレンチの内壁上に形成されたゲート絶縁層118と、ゲート絶縁層上に形成されたゲート電極層120と、第1導電型を有するドリフト領域107と、ドリフト領域の少なくとも一部に接し、ゲート電極層の底面を囲むように、ゲート電極層より深く半導体層に形成され、第2導電型を有するウェル領域110と、ウェル領域内に形成され、第1導電型を有するソース領域112と、ドリフト領域とソース領域との間のゲート電極層の一側の半導体層に形成され、反転チャネルが形成される第2導電型を有する少なくとも1つのチャネル領域110aと、を含む。 【選択図】図1

Patent Agency Ranking