公开(公告)号：JP2019114908A

公开(公告)日：2019-07-11

申请号：JP2017246384

申请日：2017-12-22

申请人： ルネサスエレクトロニクス株式会社

发明人： 植木 浩 ,  下川 豊弘

IPC分类号： G06F1/24 ,  H03K17/22

摘要： 【課題】システムの立ち上がり応答性能を向上させた半導体装置を提供する。 【解決手段】半導体装置1は、電源電圧VCCに応じて第1リセット信号por1zを出力する第1リセット回路110と、第1リセット信号por1zを予め設定された時間遅延させる遅延リセット信号porDzを出力する遅延回路130と、電源電圧VCCと比較対象である第1基準電圧Vr1との比較結果に応じて第2リセット信号por2zを出力する第2リセット回路120と、第1リセット信号por1zと第2リセット信号por2zとの論理積である第3リセット信号por3zを出力信号とする第1ANDゲート回路140と、遅延リセット信号porDzと第3リセット信号por3zとの論理和である第4リセット信号por4zを出力信号とするORゲート回路150と、を有するパワーオンリセット回路100を備える。 【選択図】図1

公开(公告)号：JP2021163846A

公开(公告)日：2021-10-11

申请号：JP2020063491

申请日：2020-03-31

申请人： ルネサスエレクトロニクス株式会社

发明人： 澤田 真人 ,  下川 豊弘

IPC分类号： H01L21/8238 ,  H01L27/092 ,  H01L27/07 ,  H01L27/06

摘要： 【課題】低消費電力化を図ることが可能な半導体装置を提供することができる。 【解決手段】半導体装置1Aは、MOSトランジスタが形成されたバルクシリコン領域1と、SOTBトランジスタが形成されたSOTB領域2と、SOTB領域2とは分離され、SOTBトランジスタが形成されたSOTB領域3とを備える。SOTB領域2には、常時基板バイアス電圧Vbp、Vbnが供給され、SOTB領域3に対しては、基板バイアス電圧Vbp、Vbnを供給するか否かを選択することが可能とされている。 【選択図】図1