公开(公告)号：JP6385077B2

公开(公告)日：2018-09-05

申请号：JP2014042499

申请日：2014-03-05

Applicant: ルネサスエレクトロニクス株式会社

Inventor： 佐藤 由和 ,  松見 治彦

IPC: G06F12/06 ,  G06F12/00 ,  G06F13/16

CPC classification number: G06F3/0631 ,  G06F3/0607 ,  G06F11/1048 ,  G06F11/1052 ,  G06F11/1666 ,  G06F11/2017 ,  G06F13/28 ,  G06F13/4221

公开(公告)号：JP2015169988A

公开(公告)日：2015-09-28

申请号：JP2014042499

申请日：2014-03-05

Applicant: ルネサスエレクトロニクス株式会社

Inventor： 佐藤 由和 ,  松見 治彦

IPC: G06F13/16 ,  G06F12/16

CPC classification number: G06F3/0631 ,  G06F11/1048 ,  G06F11/1052 ,  G06F11/1666 ,  G06F11/2017 ,  G06F13/28 ,  G06F13/4221 ,  G06F3/0607

Abstract: 【課題】信頼性を要する二次データの不所望な変化を抑制でき、且つ、記憶装置の著しい容量拡大を抑制する。記憶装置に対する非対称アクセスによってデータ処理を効率化する。 【解決手段】誤り訂正機能を有していない第1メモリ部55と誤り訂正機能を有する第2メモリ部56とを備え、各メモリ部に対して複数個のアクセスノードAND2〜AND4を有する記憶装置を採用し、前記記憶装置の複数個のアクセスノードに複数個のバスを接続し、前記複数個のバスを介して複数個のデータ処理部により前記記憶装置を非対称アクセス可能にする。前記第1メモリ部55には前記データ処理部によるデータ処理前の一次データを格納し、前記第2メモリ部56には前記データ処理部によるデータ処理後の二次データを格納する。 【選択図】図1

Abstract translation: 要解决的问题：抑制需要可靠性的二次数据的不希望的变化，并且抑制存储装置的容量的显着增加; 并且通过对存储设备的非对称访问来提高数据处理的效率。解决方案：采用存储设备，其包括不具有纠错功能的第一存储器部分55和具有纠错功能的第二存储器部件56，并且具有 用于存储器部分的多个接入节点AND2-AND4。 多个总线连接到存储装置的多个接入节点; 并且存储装置可以经由多个总线被多个数据处理单元不对称地访问。 第一存储器部分55在数据处理单元进行数据处理之前存储主数据，第二存储器部分56在数据处理单元进行数据处理之后存储次数据。